De dageraad van Microprocessors: De revolutie van de jaren zeventig

De vroege jaren zeventig markeerden een seismische verschuiving in de computer. Voordat de microprocessor, computers vertrouwde op discrete transistors en kleinschalige integratie circuits, het vullen van hele kamers. De uitvinding van de single-chip microprocessor geconsolideerd de centrale verwerkingseenheid (CPU) op een spleet van silicium, waardoor computers betaalbaar, compact en toegankelijk. Intel lanceerde de 4004[] in 1971, een 4-bit processor ontworpen voor een Japanse rekenmachine. Met 2.300 transistors draaien op 740 kHz, het kon 60.000 operaties per seconde een monumentale prestatie voor zijn tijd. De 4004

In 1974 bracht Intel de 8080[], een 8-bits processor die vroege microcomputers zoals de Altair 8800 aangedreven. Met 6.000 transistors en een kloksnelheid van 2 MHz, kon de 8080 64 KB geheugen adressen, waardoor meer complexe programma's. De architectuur voorzien van een 16-bit adres bus en een set van 78 instructies, waarvan velen werd legacy x86 instructies. Rond dezelfde tijd, Motorola introduceerde de 6800[], een schoner ontwerp met minder registers maar eenvoudiger bus timing, en Zilog gaf ons de 80], een verbeterde 8080-compatibele processor die home computers en spelconsoles domineerde goed in de jaren 1980. Deze vroege microprocessoren gebruikten []n MOS[[FLT:]] (n-type metaal, oxidesemigeleider) fabricage, die hogere dichtheid dan eerdere technologieën bood maar verbruikten significante vermogen.

Belangrijkste architectonische kenmerken van dit tijdperk omvatten uitvoering van één cyclus (hoewel vaak microcodeerd), directe geheugentoegang (DMA) ondersteuning, en interrupt handling voor randapparatuur. De beperkte transistortelling betekende eenvoudige controle-eenheden en geen cache. Prestatie werd gemeten in duizenden instructies per seconde (KIPS). Ondanks hun eenvoud, deze chips legde de basis voor de persoonlijke computer boom. Voor een gedetailleerde geschiedenis, zie Intels eigen 4004 verhaal ].

De jaren tachtig: CISC Dominance en de RISC-rebellie

Door de jaren tachtig, het microprocessor landschap verdeeld in twee concurrerende kampen: CISC (Complex Instruction Set Computer) en RISC (Reduced Instruction Set Computer)[. Intel.Intel... x86 familie, beginnend met de 8086[] (1978) en gevolgd door de 80286 en het landmerk 80386 (1985), getypificeerde CISC. De 386 was de eerste x86 processor die gebruik maakte van een 32-bit architectuur, waardoor 4 GB adresseerbaar geheugen, virtuele geheugen ondersteuning via paging, en een pijplijn uitvoeringseenheid. Het werkte op maximaal 33 MHz en bevatte 275.000 transistors. CISC ontwerpen verpakte vele complexe instructies geschakelde string moves en lus in microcode, waardoor assemblage programmering gemakkelijker maar vereist meer dienovereenkomstige compatibiliteit en macht. Intel gehandhaafde achteruit-compatibiliteit, een beslissing die pcs dominantie in rekening gebracht maar later ontwerpen met de hand.

In reactie op CISC... toonden academische onderzoekers aan dat de projecten Berkeley RISC-I (1981) en Stanford MIPS (1981) een betere prestatie konden leveren door middel van pipelining, grotere registerbestanden en vaste-lengte instructiecodes. RISC-processors hadden doorgaans 32 of meer algemeen-doelregisters, een load-store architectuur (alleen load-/store instructies toegang geheugen), en eenvoudige adressering modi. [ARM[] (Acorn RISC Machine) ontstond in 1985 als een commerciële RISC processor voor de BBC Micro, met een elegant 32-bit ontwerp met een laag energieverbruik. MIPS (Microprocessor zonder Interlocked Play Stages) die in 1985 werd ontketend en de architectonische basis werd voor SGI-werkstations. ]SPARC[F] (Sun Microsystems: 1987] (Fun Microsystems: [LT: 1987] en [FLT: [FW]] en Other] (FW

Tegen het einde van de tien jaar hadden RISC-processors CISC in ruwe snelheid overtroffen, maar x86 . . software ecosysteem hield Intel dominant. De jaren tachtig zag ook de introductie van on-chip cache[] de 80486 (1989) geïntegreerde 8 KB van L1 cache . Voor het eerst begonnen microprocessoren drijvende-point units (FPU's) op dezelfde matrijs te omvatten, als in de 486 DX, waardoor een verschuiving naar geïntegreerde functionele eenheden . Voor een grondige vergelijking van RISC vs. CISC, de ]UC Berkeley RISC project notes[[[FLT:]] bleef uitstekend reading.

De jaren negentig: Superscalar, Out-of-Order en de Race voor GHz

De jaren negentig zorgden voor een explosie in prestaties gedreven door superscalar uitvoering]de mogelijkheid om meerdere instructies per klokcyclus uit te geven. Intel. Pentium (1993) was het eerste x86 superscalar ontwerp, met twee parallelle gehele pijpleidingen (u en v). Het introduceerde ook een 64-bit data bus en takvoorspelling. De Pentium Pro (1995) toegevoegd out-of-order uitvoering[ en register hernoeming, waardoor de processor instructies om uitvoeringseenheden bezig te houden opnieuw te bestellen. Dit was een grote architectonische sprong, transformerend de microarchitectuur met behoud van x86 compatibiliteit. De Pentium II en III gevolgd, waardoor MMX en SSE simd instructies voor multimedia werden toegevoegd.

AMD bracht de K6 (1997) en vervolgens de Athlon (1999) uit, die in overeenstemming was met de kloksnelheden van Intel. Deze introduceerde een eersteklas cachematen van meer dan 128 KB. Athlon was de eerste x86 processor die 1 GHz bereikte (2000).De K7 microarchitectuur gebruikte een superschalair, out-of-order ontwerp met een 10-traps gehele pijpleiding en aparte FPU. Ondertussen ontwikkelde PowerPC[] zich tot de G3 en G4, die in Apple Macs werden gebruikt, met AltiVec vectorverwerking. DeEC Alpha[[FLT:]] was de snelste processor van zijn tijd, die in eerste instantie op 200 MHz werkte en tot meer dan 1 GHz schalen leidde, met een 64-bit architectuur en een hoge vermogensconsumptie en een tekort aan X86-compatibiliteit.

Andere architectonische trends omvatten multi-level caches (L1, L2, vaak off-die L2 op een cartridge), branch doelbuffers, en speculatieve uitvoering[. De [Pentium FDIV bug (1994) benadrukte het belang van rigoureuze ontwerpverificatie. Aan de RISC-kant ] ARM[ trok tractie in mobiele en embedded apparaten, terwijl MIPS[ powered Nintendo 64 en Sony PlayStation. Het decennium eindigde met kloksnelheden die 1 GHz en transistorie meer dan 10 miljoen. Voor een diepgaande blik op Pentium Pro architectuur, zie Agner Fogitecture Guides[]]

2000s: Multi-Core, Power Wall, en de mobiele chirurg

Naarmate de kloksnelheden in de vroege jaren 2000 3

De opkomst van mobiele computer reformed microprocessor architectuur voor altijd. ARM, met zijn lage vermogen RISC ontwerpen, werd de dominante ISA voor smartphones en tablets. ARM

Andere innovaties waren hyperthreading (Intel, Pentium 4), die twee logische kernen per fysieke kern presenteerden, en Turbo Boost (Intel Core i7, 2008), waardoor dynamisch overklokken onder thermische grenzen mogelijk was. Integrated memory controllers (AMD Opteron, 2003) en QuickPath Interconnect[[[FLT:]]] (Intel, 2008) vervangen oudere frontside bussen, waardoor de geheugenband werd verbeterd. De GPU begon te migreren naar de CPU die als geïntegreerde graphics, eerst met AMDT-s [[FLT:]]APU (Accelerated Processing Unit, 2011) en Intels HD Graphics. [[]Virtualization[[[]]]]]] hardware

2010s to Today: Heterogeniteit, Chiplets, en AI versnelling

De 2010s inspireerden in een nieuw paradigma: heterogene computing. In plaats van uniforme kernen, processors gecombineerd high-performance .big . kernen met energie-efficiënte .little . kernen. ARM. big.LITTLE[ architectuur (2011) gekoppeld Cortex-A15 en Cortex-A7 kernen, beheerd door een systeem-level scheduler die taken verplaatste tussen clusters. Dit idee werd universeel in mobiele SoCs. Apple. Apple. M1[ (2020) nam het verder integreerde acht kernen (vier hoge prestaties, vier efficiëntie) met een unified geheugen en aangepaste versnellers voor machine learning, video encode/decode, en beeldverwerking. De M1 toonde dat chips op basis van ARM konden uitstappen in single-Tweed x86 CPU's en multi-onische werktaken, terwijl een fractionved van de transformatie

Op de x86-kant markeerde AMD.Zen[] microarchitectuur (2017) een comeback, met een chiplet[] ontwerp. In plaats van een grote monolithische die, Zen processors verpakt meerdere kleine dies (chiplets) op een enkel substraat met behulp van Infinity Fabric. Deze aanpak verbeterde rendementen, toegestaan modulaire schaal (4, 6, 8, 16 kernen), en gereduceerde kosten. AMD. Ryzen[ en ]EPYC[[[[FLT:]]] chips die intelprestaties per klok matchten of overtrof Intels prestaties per klok, waardoor Intel moest innoveren. Intel reageerde met [[FLT:]]Skylake-X]] [ [] ]]]]]]]] en later Alder Lake[

De vraag naar kunstmatige intelligentie gedreven de integratie van gespecialiseerde AI-versnellers. Apple. Neural Engine, Google... Tensor Processing Unit (TPU) en Huawei... Da Vinci kernen alle toegevoegde toegewijde neurale netwerk hardware. GPU's, al massaal parallel, ontwikkeld tot algemeen-functionele rekenmachines (CUDA, OpenCL) en werden gekoppeld met CPU's in heterogene platforms. De System-on-Chip[] model uitgebreid tot laptops en servers, integratie van Wi-Fi, beveiligings-enclaves en meerdere geheugencontrollers. De Apple M1 Ultra (2022) gebruikt zelfs een die-to-die interconnect] (UltraFusion) om twee M1 Max-des te combineren tot een enkele logische chip met 20 CPU kernen.

RISC-V ontstond als een open-standaard ISA, waardoor het tractie voor ingebed en onderzoek gebruik. De modulariteit maakt het mogelijk ontwerpers te kiezen en extensies te kiezen, van vectorverwerking tot cryptografie, zonder het betalen van licentiekosten. De U.S. CHIPS Act en de wereldwijde interesse in open hardware versnelde RISC-V ontwikkeling. Bedrijven zoals SiFive en Esperanto Technologies bouwen high-performance RISC-V chips gericht op AI en datacenter workloads. Voor een overzicht van chiplet technologie, zie AMD

Caching en Geheugen Hiërarchie Evolution

In alle tijdperken groeide de geheugenhiërarchie dieper. Van de 486 MB L1-cache, moderne processors hebben drie niveaus: L1 (32.0.264 KB per kern), L2 (256 KB

Energiebeheer en Thermisch Ontwerp

Als stroombeperkingen worden aangescherpt, microprocessorarchitectuur geïntegreerd geavanceerde stroombeheer. Dynamische spanning en frequentie schaalverdeling (DVFS), per-core P-states, en fijnere slaaptoestanden (C-staten) toegestaan processors om meteen te gastelen tijdens inactief. Race-to-idle werd een ontwerpdoel: taken snel af te ronden en dan te slapen. Intel. SpeedStep[ en AMD. ]Cool.Quitet[[] zet het toneel op mobiele SoCs, toegewijde vermogensbeheersers (PMICs) en hardware prestaties monitors maken bijna-instantane frequentieaanpassingen mogelijk. Apple . Apple . M1 bereikt zijn efficiëntie door een brede uitgifte breedte, agressieve prefetching, en een aangepaste stof die off-die verkeer vermindert.

Opkomende technologieën die de toekomst vormen

Aangezien Moore Law vertraagt, ligt de toekomst van microprocessorarchitectuur in specialisatie en nieuwe berekeningswijze. [Chiplet-gebaseerde ontwerpen[] zullen het mengen van verschillende procesknooppunten mogelijk maken: logische chiplets op geavanceerde knooppunten naast geheugen en I/O chiplets op volwassen knooppunten. De ]UCIe[ (Universal Chiplet Interconnect Express) standaard is erop gericht om chiplets van verschillende leveranciers interoperabel te maken. RISC-V[ produceert reeds open-source kernen die voor specifieke werkbelasting kunnen worden aangepast, van rand AI tot ruimte-grade stralingstolerantie.

Neuromorfische computer bootst biologische neurale netwerken na, gebruikmakend van neurale netwerken (SNNs) en event-driving processing. Intel

Andere trends zijn in-memory computing (verwerkingsgegevens waar het zit), phonische interconnects voor datacenters, en computing bij benadering[ voor inherent fout-tolerante werklast zoals beeldherkenning. []Secure enclaves[[FLT:]]] (Apple Secure Enclave, Intel SGX, AMD SEV) zijn nu standaard, het isoleren van gevoelige berekeningen van het belangrijkste OS. De [[FLT:]]GPGPU blijft evolueren met NVIDIA's Hopper en AMDHDNA-architecturen, het samenvoegen van tiensorkernen, raytracing units, transformer engines.

Zie voor een uitgebreide blik op toekomstige richtingen IEEE

Conclusie

Van de Intel 4004 . megager 4-bit operaties tot Apple M1 . Biljoen-transistor verenigde architectuur , microprocessor evolutie heeft gevolgd een meedogenloze traject van toegenomen complexiteit , prestaties , en efficiëntie . Elk decennium bracht basisideeën: RISC vs . CISC , superscalare out-of-order uitvoering , multi-core parallelisme , heterogene integratie , en domeinspecifieke versnellers . Vandaag chips zijn niet alleen CPU's maar hele systemen op een die , orkestreren een symfonie van gespecialiseerde eenheden . Als we vooruit kijken , het einde van transistor schaalkracht architecten te innoveren door middel van verpakkingen , specialisatie , en nieuwe computermodellen . De mba .