Omdat de halfgeleiderindustrie steeds kleinere transistorafmetingen nastreeft overeenkomstig de Wet van Moore, is een eerder verwaarloosbaar kwantummechanisch effect een dominante factor geworden in de prestaties en betrouwbaarheid van het apparaat. Kwantumtunnels, het fenomeen waar deeltjes door energiebarrières gaan die door de klassieke natuurkunde zouden worden verboden, regeren nu lekkagestromen, stroomverbruik en de fundamentele grenzen van miniaturisatie. Het begrijpen en beheren van tunnels is essentieel voor het ontwerpen van de volgende generatie ultraschaalde logische en geheugenapparatuur. Dit artikel onderzoekt de fysica van de quantumtunnels in halfgeleiderapparatuur, de diepgaande impact ervan op de werking, en de strategieën ingenieurs gebruiken om de nadelige effecten ervan te beperken terwijl zij haar potentieel voor nieuwe technologieën benutten.

De natuurkunde van de Quantum Tunnelling

Kwantumtunnels ontstaan uit de golf-deeltjes dualiteit van materie. In de klassieke mechanica ontstaat een elektron met energie E die een potentiële hoogtebarrière tegenkomt V[0 > [E kan de barrière niet passeren; het wordt echter weerspiegeld. In het kwantumrijk wordt het elektron beschreven door een golffunctie die zich uitstrekt tot en door de barrière. Er is een eindige waarschijnlijkheid dat het elektron aan de andere kant verschijnt, waardoor de tunnels er daadwerkelijk doorheen gaan. De tunnel-kans nemen exponentieel af met barrièrebreedte en met de vierkante wortel van het product van barrièrehoogte en elektronen effectieve massa. Deze exponentieel gevoeligheid betekent dat zelfs kleine reducties in gateoxidedikte of kanaallengte drastische tunnelstromen verhogen.

De wiskundige basis voor tunnels in halfgeleiderelementen wordt vaak beschreven met behulp van de Wentzel-Kramers-Brillouin (WKB) benadering. Voor een eendimensionale rechthoekige barrière is de transmissiecoëfficiënt T ongeveer:

T ≈ exp( -2 * ∫√(2m*(V(x)-E))/ħ dx )

Waar m* de effectieve massa is, V(x) het potentiële profiel, en ħ de verminderde Planck constante. Deze relatie benadrukt waarom high-k diëlektrische en dikkere fysische oxiden tunnels kunnen onderdrukken: ze verhogen de effectieve barrière hoogte en breedte. De realiteit in ultra-schaalde apparaten is complexer door band buigen, quantisatie in het kanaal, en multi-dimensionale effecten, maar het kernprincipe blijft: tunneling is een exponentiële functie van schaalvergroting.

Historische context

Kwantumtunnels werden voor het eerst waargenomen in de jaren twintig in de context van alfabederf en werden later toegepast op halfgeleiderverbindingen in de tunneldiode (Leo Esaki, 1957). Aangezien de transistorafmetingen in de late jaren negentig onder de 100 nm slonken, werd gate oxide tunnels een grote zorg. De internationale technologieroutekaart voor Semiconductoren (ITRS) heeft herhaaldelijk tunnels geïdentificeerd als een sleutelbeperking voor schaalvergroting. Vandaag, met gatelengten onder de 10 nm, tunnels door de poort diëlektrische en tussen bron en afvoer is een primaire uitdaging geworden voor zowel logische als geheugentechnologieën.

Effect op ultraschaalde halfgeleiderapparatuur

Quantumtunnels beïnvloeden vrijwel elk aspect van de moderne transistor werking, van statische stroomconsumptie tot dynamische prestaties. Hieronder onderzoeken we de meest kritische effecten.

Oxidatie- en lekstromingen van de poort

In traditionele planaire MOSFET's werd de gate oxide (silicondioxide) -dikte agressief geschaald om de poortcontrole en de aandrijfstroom te verbeteren. Echter, onder ongeveer 2 nm, wordt de directe tunneling door het oxide significant. Deze gate lekkagestroom stroomt zelfs wanneer de transistor wordt verondersteld uit te schakelen, toenemende statische vermogensdissipatie. In geavanceerde nodes, hoge-k diversificaties (bijv., HfO2[) met een dikkere fysieke laag maar gelijkwaardige elektrische dikte zijn aangenomen om gate tunneling te verminderen. Ondanks dit, source-to-drain tunneling] . waarbij elektronen tunnel direct uit de bron om te drainen wordt een ernstige kwestie in extreem korte kanalen (sub‐10 nm). Deze lekkage verkleint de aan/uit huidige verhouding en vermindert de spanningswinst van logische poorten.

De lekkagestromen als gevolg van tunnels zijn niet beperkt tot logische transistors. In Flash-geheugen, laden opslaglagen afhankelijk van tunnels voor programma / wissen operaties, maar ongewenste lekkage kan retentie verlies veroorzaken. In DRAM, tunneling door de condensator diëlektrische kan verhogen refresh rates en stroomverbruik.

Korte-kanaaleffecten en prestatieafbraak

Tunnelen verergeren kortkanaalige effecten (SCE's), met name drain-geïnduceerde barrièreverlaging (DIBL) en -stroominrol ]. In een kort kanaal kan het afvoerpotentieel de bron-tot-kanaalbarrière verlagen, waardoor dragers kunnen worden geïnjecteerd zelfs wanneer de gate voltage onder de drempel ligt. Dit verschijnsel wordt versterkt door bron-tot-drain tunneling, die een extra lekkagepad biedt onafhankelijk van poortcontrole. Hierdoor wordt de subdrempel van de transistors schommeling (de spanning die nodig is om de afvoerstroom te veranderen door een factor 10) moeilijker dan de ideale 60 mV/decade limiet, waardoor het apparaat moeilijker wordt om het apparaat uit te zetten. Hierdoor wordt de stroomafname en dus het dynamische energieverbruik direct beperkt.

Energieverbruik en Thermisch Beheer

Met tunneling-geïnduceerde lekkagestromen, de statische energiecomponent is vergelijkbaar met dynamisch vermogen in geavanceerde knooppunten geworden. Voor high-performance processors, lekkage vermogen kan goed zijn voor 30 .50% van het totale chipvermogen. Deze afvalwarmte moet worden verwijderd, verhogen thermische ontwerp power (TDP) grenzen en koelkosten. In mobiele en IoT-apparaten, batterij levensduur wordt direct beïnvloed. Om dit te beperken, gebruiken ontwerpers technieken zoals []power gaging[ (met behulp van slaaptransistoren om inactieve blokken af te snijden) en multi-streshold CMOS[] (met behulp van high-Vt transistors voor laag-leakage paden). Echter, deze oplossingen voegen complexiteit en gebied.

Betrouwbaarheidsproblemen

Tunnelen draagt bij aan verschillende slijtmechanismen. Bias temperatuurinstabiliteit (BTI)[ .Zowel negatief (NBTI) als positief (PBTI) .Het tunnelen van hete dragers in de poort ondoordringbaar, het creëren van vallen die de drempelspanning verschuiven in de tijd. Tijdafhankelijke diversificatie (TDB)] resulteert uit cumulatieve defectgeneratie in het oxide, uiteindelijk leidend tot een geleidend pad. Aangezien oxidediktes verminderen tot een paar nanometers, neemt het elektrische veld over de ondoordringsgevaar toe, verhogend de kans op afbraak. Tunnelen speelt ook een rol in Elektromigratie[] door transport van de vervoerder die metaalatomen in interconnecten verdeelt. Het beheren van deze betrouwbaarheidsproblemen vereist zorgvuldige ontwerpmarges en geavanceerde procescontroles.

Engineering Strategieën naar Mitigate Tunnelling Effecten

In plaats van de beperkingen die door tunneling worden opgelegd, heeft de halfgeleiderindustrie een rijke toolkit van materialen, apparaatarchitecturen en ontwerptechnieken ontwikkeld om de ongewenste gevolgen ervan te onderdrukken.

Materiële innovatie

De meest directe aanpak om tunnels te verminderen is om de effectieve hoogte en breedte van de barrière te verhogen.High-κ diëlektrics (bv. hafniumdioxide, HfO2[) hebben een .. constant 4 á 5 keer hoger dan SiO2[, waardoor een fysiek dikkere poort met dezelfde capaciteit (equivalente oxidedikte, EOT) kan worden gehandhaafd. Deze dikkere laag vermindert exponentieel de poorttunneling. Daarnaast vervangen metalen poorten (bv. TiN, TaN) poly-silaan om polyde . In het kanaal, materialen met een hogere effectieve massa voor dragers .

Een andere materiële grens is de introductie van 2D materialen[], zoals grafeen en overgangsmetaaldichogeniden (bv. MoS2). Hun atomisch dunne aard biedt een nieuwe reeks tunnels en kansen. Bijvoorbeeld, MoS2[ heeft een directe bandgap en matige effectieve massa, mogelijk voor ultieme kanaalschaling met verminderde kortkanaalige effecten. Echter, contactweerstand en gate diëlektrische integratie blijven formidabele obstakels.

Apparaatarchitectuurwijzigingen

De meest succesvolle mitigatiestrategie is wellicht de overgang van planaire transistors naar driedimensionale architecturen. FinFET's, geïntroduceerd bij de 22 nm-knooppunt (Intel, 2011), omringen het kanaal aan drie zijden met de poort, waardoor een betere elektrostatische controle en vermindering van bron-tot-drain lekkage wordt geboden. De dunne vin geometrie beperkt ook de beschikbare dwarsdoorsnede voor tunnelpaden. De Gate-all-around (GAA) FET's[], ook nanodraad of nanobladtransistoren genoemd, breiden dit concept uit door de poort volledig rond het kanaal te sluiten. De apparaten van GAA zorgen voor de beste controle van kortkanaaleffecten en kunnen de subthreshold-zwwingen dicht bij de 60 mV/decadegrens verminderen. Maar zelfs deze architecturen zullen uiteindelijk met tunnels worden geconfronteerd. Silicon‐on‐insulator (SOI)]]technologie gebruikt een laag met oxide om de connectiecapaciteit te verminderen en sommige lekken

Proces- en ontwerptechnieken

Op circuitniveau gebruiken ontwerpers verschillende technieken. Halodoping (pocketimplantaten) zorgt voor een hogere dopingconcentratie bij de bron en afvoer, waardoor de barrièrebreedte aan de randen wordt verminderd en de bron-tot-draintunnels worden onderdrukt. Strain engineering in het kanaal wijzigt de bandstructuur om de transportmassa te verhogen, waardoor tunnels minder waarschijnlijk worden. Bovendien zorgt een zorgvuldige oxideschaling met hoge diëlektrische en ]face engineering[ (bv., het vormen van een dunne SiO2[] interfaciale laag onder HfO2]]]) voor het verminderen van val-assic tunnels. In geheugenapparaten -read-disturb] en retentie

Voorbij Suppression: Tunneling voor nieuwe apparaten

Terwijl tunnels vaak worden gezien als een beperkende factor, het maakt ook verschillende veelbelovende nieuwe apparaat concepten die Moore's Wet kunnen verlengen of bieden volledig nieuwe functionaliteit.

Transistors voor tunnelveldeffect (TFET's)

TFET's gebruiken band-to-band tunnels in plaats van thermonische emissie om te schakelen. Omdat tunnels een scherp energiefilter zijn, kunnen TFET's subdrempelschommelingen bereiken onder 60 mV/decade bij kamertemperatuur, waardoor ultra-low-voltage-bewerking mogelijk is. De uitdaging ligt in het bereiken van hoge stroom bij het handhaven van steile subdrempelhelling. TFET's gebruiken gated p‐i‐n knooppunten met heterostructuren (bv. Si‐SiGe, III‐V materialen) om tunnels te verbeteren. Onderzoekers hebben TFET's met sub‐60 mV/decade hellingen gedemonstreerd, maar de huidige aandrijving blijft lager dan conventionele CMOS. Als deze obstakels kunnen worden overwonnen, kunnen TFET's worden gebruikt in ultra-low-power-logica en sensortoepassingen.

Negatieve vermogens FET's (NC-FET's)

Een ander opkomende apparaat gebruikt een ferro-elektrische materiaal in de poort stack, waardoor een negatief capacititeitseffect ontstaat dat het oppervlakpotentieel versterkt. Dit kan de subdrempelschommel onder 60 mV/decade verminderen zonder te vertrouwen op tunnels voor het schakelen. Echter, de ferro-elektrische laag zelf kan worden onderworpen aan tunnellekkage als te dun. NC-FET's zijn een snel bewegend gebied, met potentieel om CMOS schaalvergroting voor meerdere generaties uit te breiden.

Kwantumpunt en een-electrontransistors

Op de ultieme limiet van schaalvergroting kunnen quantum dots . . nanometer-size eilanden . . één elektronen vangen, waardoor transistors die met slechts een paar elektronen werken mogelijk zijn. Tunneling is het mechanisme waarmee elektronen de stip in- en uitgaan. Deze apparaten zijn uiterst gevoelig en kunnen worden gebruikt voor ultra-dense herinneringen of kwantumlogica. Ze vereisen echter cryogene werking om thermische schommelingen te onderdrukken, waardoor hun huidige praktische werking wordt beperkt. Single‐elektrontransistors (SET's) zijn eveneens beperkt in toepassing.

Gebruik van tunnels in geheugentechnologieën

Flashgeheugen is het klassieke voorbeeld van het exploiteren van tunnels: elektronentunnel door middel van een dunne oxide om lading op te slaan in een drijvende poort. Tijdens het schalen wordt tunneling gebruikt in 3D NAND architecturen, waar laadtraplagen en polysiliconkanalen traditionele drijvende poorten vervangen. Tunnelen ook de basis resistent random-access memory (RRAM)[] en ] conductive-bridge RAM (CBRAM)[, waarbij de vorming en breuk van geleidende draden kwantummechanisch processen omvatten. Deze opkomende herinneringen zijn afhankelijk van gecontroleerde tunnels om lage-kracht te bereiken, hoge-snelheidsschakeling.

Toekomstperspectieven en de weg vooruit

De halfgeleiderindustrie nadert fundamentele fysieke grenzen waar kwantumtunnels domineren. De 2 nm en 1,4 nm-knooppunten die momenteel in ontwikkeling zijn (verwacht rond de 20e 20e 20e 20e eeuw) zullen waarschijnlijk gebruik maken van WA-architecturen met nanobladen of vorkbladapparatuur. Heterogene integratie van verschillende kanaalmaterialen (bv. Si voor n-type, SiGe of Ge voor p-type) kan de balans tussen mobiliteit en tunneling optimaliseren. Daarnaast kunnen complementaire FET's (CFET's) stapel n- en p-type apparaten verticaal, verder verminderend gebied, maar nieuwe tunnelpaden invoeren via dunne inter-device afstandhouders.

Op de materialenfronten, 2D halfgeleiders zoals monolaag MoS2 bieden ultieme kanaaldunneheid ( hoefs) die de effecten van korte kanalen drastisch vermindert, maar ook zware tunnels bij contacten en door poortdiëlektrische materialen tegenkomen. De integratie van hoge-κ diëlektrische materialen op 2D materialen blijft een grote onderzoeksuitdaging. Ondertussen koolstofnanotubes[[] vertonen uitstekende transporteigenschappen en kunnen worden geschaald tot sub‐10 nm kanalen met minimale tunneling vanwege hun 1D aard en brede bandgap, maar de fabricageproblemen (plaats, chiraliteitscontrole) belemmeren de commercialisering.

De rol van tunneling in betrouwbaarheid zal nog kritischer worden als apparaten atomaire dimensies benaderen. Bijvoorbeeld, bij 3 nm knooppunt, kan het gate oxide slechts drie tot vier atoomlagen dik zijn, waardoor het kwetsbaar is voor stochastische afbraak gebeurtenissen. Probabilistisch modelleren van tunneling geïnduceerde defecten zal nodig zijn om een aanvaardbare opbrengst en levensduur te garanderen.

We kunnen ook verwachten dat tunnels een dubbele rol spelen in kwantum computing. Semiconductor spin qubits, bijvoorbeeld, gebruiken quantum stippen waar tunneling tussen stippen intermedieert uitwisseling interacties. Het verminderen van ongewenste tunneling naar de omgeving (decoherentie) is cruciaal voor qubit trouw. Zo, hetzelfde fenomeen dat de klassieke computing beperkt kan zijn opvolger mogelijk maken.

Kortom, kwantumtunnels zijn niet langer een theoretische nieuwsgierigheid; het is de dominante fysieke beperking in ultraschaalde halfgeleiderelementen. Door middel van ingenieuze materialenwetenschap, apparaatbouw en circuitontwerp is de industrie er tot nu toe in geslaagd om tunnels onder controle te houden, waardoor exponentieel schalen decennialang kan doorgaan. De volgende generatie apparaten zal nog agressievere mitigatiestrategieën vereisen en een bereidheid om tunneling als een instrument te omarmen, niet alleen een beperking. Als transistors de atoomschaal benaderen, wordt een diep begrip van kwantummechanica even belangrijk als productieprecisie.

Voor verdere lezing bieden de volgende bronnen gedetailleerde discussies over tunnels in halfgeleiderelementen: