De rol van High-K Diëlectrics in het afschalen van Semiconductor Transistors

Het lekprobleem

Wanneer de dikte van SiO2 onder ~1,5 nanometer daalt, worden directe tunnelstromen onaanvaardbaar hoog. Elektronen kunnen de vulator zelfs kruisen wanneer de transistor wordt verondersteld uit te schakelen, vermogen te verspillen en warmte te genereren. De industrie antwoordt op een materiaal met een hogere k]waarde zodat een fysiek dikkere film dezelfde equivalente oxidedikte (EOT) kan leveren als een ultradunne SiO2-laag. EOT wordt gedefinieerd als t(SiO2) = t(high‐k) × k(SiO2) / k(high‐k). Een fabrikant laat een hoge diëlektrische triple of viervoudige fysieke dikte terwijl hij de elektrische capaciteit behoudt, waardoor tunnellek wordt verminderd.

Gemeenschappelijke High-K-diëlectrische en hun eigenschappen

Sleutelmaterialen

Het meest gebruikte hoogk materiaal in de moderne CMOS-logica is hafniumdioxide (HfO2), met een ondoordringbare constante van ongeveer 20

Waarom niet gewoon een dikker laag-k materiaal gebruiken?

Als een laag-k diëlektrische wordt dikker om lekkage te verminderen, daalt de capaciteit, en de transistor verliest zijn vermogen om snel te schakelen. Hoge-k materialen lossen dit dilemma op door de capaciteit te behouden terwijl het onderdrukken van tunnels. Even belangrijk zijn veel hoog-k diëlektrische systemen worden afgezet met behulp van atoomlaag depositie (ALD), een techniek die atomaire dikte controle en uitstekende conformaliteit biedt over complexe driedimensionale transistorstructuren zoals FinFET's en gate-all-around nanosheets (GAA).

Integratie-uitdagingen: metalen poorten en interfaces

Het Phonon- en Charge-Trapping-vraagstuk

Het vervangen van SiO2 door een high-k-on-line is geen eenvoudige vervanging voor druppels. Hoog-k materialen hebben vaak een lagere energiebandkloof en een hogere dichtheid van de valtoestanden aan de interface met silicium. Deze vallen kunnen laaddragers vangen, waardoor de drempelspanning verandert, de mobiliteit van de drager wordt verminderd, en betrouwbaarheidsproblemen zoals biase temperatuurinstabiliteit (BTI) en tijdafhankelijke ondoordringbare afbraak (TDDB). Om deze effecten te beperken, plaatsen fabrikanten meestal een ultradunne interfaciale laag (vaak SiO2 of SiON, ~0.5

Werkfunctie Engineering en metalen poorten

Poly-silicon poorten zijn onverenigbaar met veel hoog-k materialen vanwege de Fermi-niveau pinning en uitputting effecten die de prestaties afbreken. De industrie loste dit op door over te schakelen naar metalen poorten met tunable werkfuncties. Voor n-type en p-type MOSFETs worden verschillende metalen (bijv. TiAl voor nFET, MoN of TiN voor pFET) geselecteerd om de juiste drempelspanningen in te stellen. De high-k / metalen poort (HKMG) stack, geïntroduceerd door Intel in 2007 bij de 45 nm knooppunt, werd de standaard voor alle geavanceerde logische processen.

Productietechnieken

Atomaire laagafzetting (ALD)

ALD is de voorkeursmethode voor het deponeren van hoog-k diëlektrische stoffen omdat het gebaseerd is op zelfbeperkende oppervlaktereacties. Een typische cyclus voor HfO2 maakt gebruik van afwisselende blootstelling van tetrakis(dimethylamido) hafnium en waterdamp. Dit geeft een film met uniformiteit over een 300 mm wafer en diep inbouwfuncties. ALD maakt ook nauwkeurige controle van de filmsamenstelling mogelijk, waardoor ternaire oxiden of meerlagen (bijvoorbeeld HfZrO4) kunnen worden gevormd om k en betrouwbaarheid te optimaliseren.

Post-Deposition Annaling

Na ALD wordt een hoge temperatuur gloeistap (meestal in een inerte omgeving zoals N2 of het vormen van gas) gebruikt om de film te verdichten, defectdichtheid te verminderen en kristallificatie te verbeteren.De kristalfase van HfO2 beïnvloedt de vergunningsduur sterk: de monoclinische fase (gewoonlijk na depositie) heeft k] ≈ 17, terwijl de tetragonale of kubieke fases kunnen bereiken k > 30. Gecontroleerde gloeiing kan de gewenste fase bevorderen, maar overmatige thermische budget kan de interfaciale laag afbreken of dopingdiffusie veroorzaken.

Betrouwbaarheids- en afbraakmechanismen

Bias Temperatuur Instabiliteit (BTI)

Bij langdurige spanning van de poort leidt de belastingsopvang in de hoog-k laag tot een geleidelijke verschuiving van de drempelspanning. Dit is vooral ernstig voor pMOS-apparaten onder negatieve vooringenomenheid (NBTI). De hoge dichtheid van reeds bestaande vallen in HfO2 ten opzichte van SiO2 maakt BTI een kritische zorg. Onderzoekers onderzoeken zuurstofopruimingstechnieken en stikstofopname om de dichtheid van de val te verminderen.

Tijdsafhankelijke diëlektrische indeling (TDB)

Ook bekend als oxide-afbraak, TDB beperkt de levensduur van een transistor. In high-k stacks, afbraak verloopt door de vorming van percolatiepaden in zowel de high-k als interfaciale lagen. Statistische modellen zoals de Weibull distributie worden gebruikt om foutenpercentages te voorspellen, en procesverbeteringen . . zoals het optimaliseren van de dikteverhouding van de dual-laag . hebben uitgebreide betrouwbaarheidsmarges.

Toekomstige richtsnoeren: verder dan conventionele hoge-k

Ferro-elektrische HfO2 en Negatieve Capaciteit

Een onverwachte ontdekking in de jaren 2010 was dat bepaalde kristallijne fasen van HfO2 (orthorbic) ferro-elektriciteit vertonen. Dit opent de deur naar negatieve vermogenstransistoren, waar de ferro-elektrische schakel de poortspanning kan versterken en sub‐60 mV/decade schakel (de Boltzmann-limiet) mogelijk maakt. Ferro-elektrische HfO2 wordt al gebruikt in ferro-elektrische random-access-geheugen (FeRAM) prototypes, en er wordt actief onderzoek gedaan naar logische toepassingen.

Hoge-k op 2D materialen

Tweedimensionale halfgeleiders zoals MoS2 en WSe2 bieden ultieme kanaaldunness (één atoomlaag) en beloven dat ze verder zullen schalen dan siliciumgrenzen. Echter, het neerzetten van een hoge-k-onbewerkte laag op een 2D-oppervlak zonder de kwetsbare laag te beschadigen of het creëren van te veel interfacevallen blijft een uitdaging. Recente werkzaamheden met behulp van gezaade ALD en moleculaire-laagdepositie (MLD) toont vooruitgang, en de combinatie van 2D-kanalen met hoge-k poortedelen zou Moore's Wet nog tien jaar kunnen verlengen.

Alternatieve hoog-k-k-kandidaten

Materialen zoals LaLuO3, AlScN en BaTiO3 worden onderzocht voor hun ultrahoge vergunningen of nieuwe eigenschappen. Voor logica is het primaire doel om EOT onder 0,5 nm te duwen terwijl lekkage binnen aanvaardbare grenzen blijft. Dit vereist niet alleen hoge k maar ook een voldoende grote bandkloof (>5 eV) en compatibiliteit met CMOS thermische budgetten.

Conclusie

De hoge diëlektrische eigenschappen zijn niet alleen een incrementele verbetering; ze zijn een fundamentele enabler van moderne halfgeleidertechnologie. Door SiO2 te vervangen door materialen zoals hafniumdioxide en zirkoniumdioxide, blijft de industrie transistors krimpen terwijl ze de lekkage controleert en de prestaties in stand houdt. De succesvolle integratie van high-k diëlektrische functies met metalen poorten is de hoeksteen geworden van elke geavanceerde logicaknooppunt van 45 nm tot het sub-3 nm tijdperk. Terwijl de industrie naar gate-all-around transistors toeduwt en 2D kanalen verkent, blijft de natuurkunde en engineering van high-k isolatoren een levendig onderzoeksveld. Zie voor verdere lezing de Intel introductie van HKMG bij 45 nm], de uitgebreide beoordeling in Nature Reviews Materials op high-k Diëlen, en de discussie van ferro-elektrische HfO2 in ]IEEA-handel op electronische apparaten.] De continue