A indústria de semicondutores opera na fronteira da engenharia de precisão. À medida que os circuitos integrados encolhem para nós de nanômetros de um único dígitos e os diâmetros das bolachas crescem para 300 mm e além, a margem de erro encolhe para escalas atômicas. Mesmo uma única partícula de poeira ou uma variação de espessura de comprimento de sub-ondas pode tornar inútil um lote multimilionário de wafers. Para manter a rentabilidade e a confiabilidade, os fabricantes de chips têm há muito tempo se baseado na amostragem de aceitação – um método de controle de qualidade estatística que equilibra o custo de inspeção com o risco. Este artigo analisa como a amostragem de aceitação é adaptada para tolerâncias exclusivamente apertadas da indústria de semicondutores, as bases estatísticas que a tornam eficaz e estratégias práticas de implementação.

O que é a amostragem de aceitação?

A amostragem de aceitação é uma técnica estatística usada para determinar se aceita ou rejeita muitos materiais ou produtos com base numa inspecção de uma amostra seleccionada aleatoriamente. Em vez de testar cada item (inspecção 100%), o fabricante testa um pequeno subconjunto e usa o número de defeitos encontrados para tomar uma decisão sobre o lote inteiro. Esta abordagem oferece poupanças significativas no tempo, no trabalho e no custo, especialmente quando o teste é destrutivo ou quando o processo de inspecção em si é lento.

A regra de decisão baseia-se em dois parâmetros fundamentais: o nível de qualidade aceitável (AQL) e o nível de tolerância por cento defeituoso (LTPD)[. O AQL é o pior nível de qualidade que o consumidor considera aceitável como média de processo. O LTPD, por outro lado, é o nível de qualidade que o consumidor considera totalmente inaceitável. Os planos de amostragem são concebidos para aceitar um lote bom (qualidade ou melhor do que o AQL) com elevada probabilidade e para rejeitar um lote mau (qualidade ou pior do que o LTPD) com elevada probabilidade. As probabilidades são quantificadas pelo risco do produtor (α, risco de rejeição de um lote bom) e pelo risco do consumidor (β, risco de aceitação de lote mau).

Na indústria de semicondutores, os valores de AQL são frequentemente muito mais apertados do que na fabricação geral. Embora um componente eletrônico de consumo típico pode ter um AQL de 1 % ou até 0,65%, wafers e chips semicondutores frequentemente exigem AQLs de 0,1 % ou 0,01 % para parâmetros elétricos críticos. Isso impulsiona a necessidade de tamanhos de amostra maiores e equipamentos de medição mais sensíveis.

Papel da amostragem de aceitação na fabricação de semicondutores

A fabricação de semicondutores é um processo multi-passo, altamente intensivo em capital. O valor adicionado em cada estágio aumenta drasticamente: uma wafer de silício nua custa alguns dólares, mas quando ela chega ao teste final, uma única die pode valer centenas de dólares. Um defeito descoberto cedo economiza a despesa de processamento de uma wafer ruim através de etapas subsequentes. Amostragem de aceitação é aplicada em vários pontos:

Fabricação de wafers (Front End)

No processamento frontal, as pastilhas de silício bruto são amostradas para defeitos cristalográficos, uniformidade de espessura (] variação total de espessura, TTV) e resistividade. Após etapas críticas, como fotolitografia, gravura e deposição, as bolachas de amostra de uma fita cassete ou corrida de forno são puxadas para metrologia. As especificações padrão podem exigir que não mais de 1 wafer em 200 excedam uma variação de 0,2 nm de espessura do óxido de porta. Os planos de amostragem são projetados para capturar derivas de processo antes de causar uma cascata de falhas.

Montagem e embalagem (Back End)

Após a separação, os dados individuais são amostrados para defeitos visuais (cracks, chipping), integridade da almofada de ligação e qualidade de fixação. Em embalagens de alto volume, a amostragem de aceitação é usada para leadframes, substratos e lotes compostos de molde. Como esses materiais vêm de fornecedores externos, o plano de amostragem deve ser negociado e alinhado com o programa de garantia de qualidade do fornecedor. Muitas empresas de semicondutores seguem as normas JEDEC[] para amostragem de lote em embalagem, equilibrando o custo com a necessidade de garantir hermeticidade e confiabilidade mecânica.

Teste final e queima-in

No final da linha, a amostragem de aceitação é frequentemente utilizada para o ensaio de queima e de energia eléctrica. Como os testes de cada dispositivo podem ser economicamente inviáveis para certas pastilhas de alto volume, uma amostra estatisticamente validada é testada em condições de temperatura e tensão extremas. Os resultados são utilizados para aceitar ou rejeitar todo o lote. Isto é particularmente comum nos sectores automóvel e industrial de semicondutores, onde são exigidos programas zero-defect[].

Desafios de encontro de tolerâncias apertadas

As tolerâncias apertadas da indústria de semicondutores introduzem desafios únicos para a amostragem de aceitação. Os planos tradicionais de amostragem assumem que a qualidade do produto é homogênea dentro de um lote, mas na fabricação de semicondutores, defeitos podem se aglomerar devido a mau funcionamentos da ferramenta ou condições ambientais localizadas. Além disso, a incerteza de medição pode ser uma fração significativa da tolerância, aumentando o risco de classificação incorreta.

  • Capacidade do sistema de medição: A repetibilidade e reprodutibilidade da gage (GR&R) deve ser inferior a 10 % do intervalo de tolerância. Para as características do sub-nanômetro, isto requer equipamento caro, como microscópios de força atômica, microscópios de varredura eletrônica e elipsômetros.
  • Erro de amostragem: Quando as tolerâncias são alguns nanômetros, mesmo um pequeno erro de amostragem pode levar a aceitar muita coisa que realmente excede os limites de especificação. Técnicas estatísticas avançadas como planos de amostragem variáveis[ (usando medições reais em vez de apenas atribuir dados go/no-go) podem reduzir esse risco, mas requerem análises mais sofisticadas.
  • Drift de processo: Os processos semicondutores estão sujeitos a derivas da depleção química do banho, envelhecimento fotorresistente ou desgaste da máscara. Um plano de amostragem que funciona no início de uma corrida pode ser inadequado se o desvio é monotônico. Gráficos de controle combinados com amostragem de skip-lot podem ajudar a detectar e corrigir a deriva.
  • Variabilidade da densidade de defeitos:] Os defeitos em wafers geralmente seguem uma distribuição de Poisson, mas com agrupamento espacial. Amostra aleatória simples pode falhar clusters, levando a disposição incorreta do lote. Amostras estratificadas ou planos de amostragem dupla são algumas vezes usados para aumentar a probabilidade de detecção.

Planos de amostragem e normas industriais

Várias normas nacionais e internacionais fornecem a base para planos de amostragem de aceitação.O mais amplamente utilizado é ANSI/ASQ Z1.4 (anteriormente MIL-STD-105], que se baseia em amostragem de atributos (go/no-go). Para os dados de variáveis (valores medidos), ANSI/ASQ Z1.9[] é comumente empregado, especialmente quando as tolerâncias dimensionais são críticas. A indústria de semicondutores também utiliza frequentemente MIL-STD-1916[, que enfatiza o controle estatístico do processo e a inspeção reduzida quando os processos são capazes.

É importante notar que a indústria de semicondutores muitas vezes personaliza essas normas. A especificação interna de um fabricante de semicondutores pode exigir uma AQL de 0,04 % para parâmetros elétricos críticos, que é uma ordem de magnitude mais apertada do que as tabelas AQL publicadas em Z1.4. Nesses casos, o plano de amostragem deve ser derivado da curva característica de operação (OC) para garantir a proteção desejada do consumidor. Muitas empresas desenvolvem suas próprias tabelas de amostragem usando software estatístico, integrando dados históricos de capacidade de processo (C]pk[]] para ajustar dinamicamente os tamanhos de amostra.

Para mais informações sobre os planos de amostragem normalizados, consultar o Recurso de amostragem da aceitação do ASQ e as normas SEMI para os equipamentos e materiais semicondutores].

Escolher o plano de amostragem certo

A selecção de um plano de amostragem para uma dada aplicação de semicondutores implica equilibrar vários factores:

  • Criticalidade do parâmetro: Os parâmetros eléctricos que afectam a funcionalidade do dispositivo (por exemplo, tensão limiar, corrente de fuga) requerem AQLs mais baixos e tamanhos de amostra maiores do que os defeitos cosméticos.
  • Custo de amostragem: Ensaios de destruição (por exemplo, resistência à tração de cabos) limitam naturalmente os tamanhos das amostras.As inspecções ópticas não destrutivas podem ser mais agressivas.
  • História do fornecedor ou processo: Processos com capacidade comprovada (Cpk > 1.33) podem ser elegíveis para amostragem reduzida no âmbito do esquema “normal, apertado, reduzido” da Z1.4.
  • Requisito regulatório: Automotivo (AEC-Q100), médico (ISO 13485) e de defesa (MIL-PRF-19500) muitas vezes exigem planos de amostragem específicos e tamanhos mínimos de amostra.

Aplicação efectiva da amostragem de aceitação

A implementação eficaz vai além da simples seleção de um plano de amostragem de uma tabela. Requer integração com o sistema global de gestão da qualidade e com o funcionamento diário da fab. As seguintes estratégias são comprovadas em ambientes semicondutores:

Controlo estatístico de processos de alavancagem (RCS)

A amostragem de aceitação é mais poderosa quando combinada com o RCM. Os gráficos de controle sobre parâmetros chave (por exemplo, espessura de óxido, dimensão crítica, resistividade) fornecem feedback em tempo real sobre a estabilidade do processo. Quando o processo está em controle e capaz, a amostragem de aceitação pode ser reduzida. Condições de controle desencadeiam tanto a ação corretiva imediata quanto a mudança para amostragem apertada. Esta ligação é formalizada em padrões como MIL-STD-1916.

Usar a Integração Automática de Metrologia

As fábricas modernas de semicondutores estão equipadas com ferramentas de metrologia automatizadas que medem vários locais por wafer e várias wafers por lote. Estas ferramentas podem coletar dados variáveis sem problemas em uma base de dados central. Ao integrar a lógica do plano de amostragem no sistema de execução de fabricação (MES), a decisão de aceitar ou rejeitar muita coisa pode ser feita automaticamente com base em dados em tempo real. Isto reduz o erro humano e acelera o ciclo de disposição – crítico quando as wafers valem milhares de dólares cada.

Aplicar Métodos Estatísticos Avançados

Além do atributo clássico e da amostragem variável, os engenheiros de qualidade dos semicondutores empregam frequentemente:

  • Planos duplos e múltiplos de amostragem: Estes permitem que uma segunda amostra seja colhida se a primeira for inconclusiva, o que pode reduzir o tamanho médio da amostra, mantendo simultaneamente a mesma protecção do consumidor.
  • Amostragem sequencial: Para lotes de alto custo e de baixo volume (por exemplo, protótipos ou compostos especiais), cada unidade é testada sequencialmente. Testes param assim que as evidências acumuladas são suficientes para aceitar ou rejeitar o lote. Este método é derivado do teste de razão de probabilidade sequencial de Wald.
  • Amostragem de aceitação bayesiana: Quando se dispõe de conhecimentos prévios sobre o processo ou fornecedor (por exemplo, taxas de defeitos históricos), os métodos bayesianos podem incorporar essa informação para tomar decisões de amostragem mais eficientes, o que está a ganhar força em embalagens avançadas onde os dados do fornecedor são ricos.

Pessoal de Trem Diligenciosamente

Mesmo o melhor plano estatístico é inútil se os operadores e engenheiros não entenderem os procedimentos. O treinamento deve abranger técnicas de amostragem aleatória corretas, manuseio de wafers para evitar contaminação e uso adequado de equipamentos de medição. O pessoal também deve entender o conceito de risco – tanto do produtor quanto do consumidor – para que eles possam entender por que certos lotes são rejeitados, mesmo que eles “parecem bem”. Treinamento de atualização regular e comparações interlaboratoriais ajudam a manter a consistência entre turnos e sites.

Utilizar uma estratégia de amostragem em camadas

Muitas empresas de semicondutores estratificam os seus planos de amostragem de acordo com a família de produtos, a maturidade do processo e o nível de risco. Por exemplo, um dispositivo no topo de um nó pode ser amostrado a 100 % para parâmetros críticos durante o primeiro mês de produção, transicionando para um plano reduzido estatisticamente justificado, uma vez demonstrada a capacidade. Os produtos maduros com elevados valores C[pk[] podem utilizar amostragem de saltifação – inspecionando apenas cada segundo ou terceiro lote. Esta abordagem em camadas otimiza a a alocação de recursos de inspeção e mantém os custos em cheque.

Melhores práticas para empresas de semicondutores

Com base em décadas de experiência na indústria, as seguintes melhores práticas ajudam as empresas de semicondutores a cumprir tolerâncias rigorosas através da amostragem de aceitação:

  • Alinhar a amostragem com os requisitos do cliente: Muitos clientes de semicondutores (especialmente em automóveis e aeroespacial) têm os seus próprios critérios de inspecção.O plano de amostragem do fornecedor deve ser aprovado ou, pelo menos, comunicado no início do processo de concepção.
  • Caracterize a incerteza da medição: Realize regularmente estudos GR&R e inclua a incerteza nas decisões de disposição do lote. Algumas empresas usam uma abordagem de banda de segurança: se uma medição está dentro da especificação, mas o intervalo de incerteza se estende além do limite de especificação, o lote é marcado para testes adicionais.
  • Monitorizar a curva OC: A curva característica operacional deve ser revista periodicamente contra a realidade do processo. Se a taxa real de defeito do processo tiver mudado, o plano pode deixar de fornecer a proteção desejada. Ajuste os tamanhos de amostra ou os números de aceitação em conformidade.
  • Documento tudo:] Em um setor regulamentado, trilhas de auditoria são essenciais. Registre o plano amostral utilizado, os resultados da amostra, a disposição do lote e quaisquer medidas corretivas tomadas. Esta documentação é fundamental para ISO 9001, IATF 16949, e outras certificações de qualidade.
  • Abrace a transformação digital: As plataformas de qualidade baseadas em nuvem podem agregar dados de amostragem em vários fabs e locais de montagem. Modelos de aprendizado de máquina podem detectar padrões sutis que podem indicar clusters de defeitos emergentes, permitindo ajustes proativos do plano de amostragem.

Conclusão

A amostragem de aceitação continua sendo uma pedra angular da garantia de qualidade na indústria de semicondutores, mesmo quando a fabricação se aproxima dos limites da física. O poder do método reside na sua capacidade de tomar decisões estatisticamente defensáveis com informações imperfeitas – um compromisso necessário em um mundo onde a inspeção de 100% é muitas vezes impraticável ou impossível. Ao selecionar cuidadosamente os planos de amostragem que respondem aos desafios únicos de tolerâncias rigorosas – incerteza de medição, clusterização de defeitos e deriva de processos – os fabricantes de chips podem alcançar a alta confiabilidade que a demanda eletrônica moderna demanda.

A chave não é considerar a amostragem de aceitação como uma atividade autônoma, mas como um componente de uma estratégia de qualidade mais ampla que inclui o RCM, a gestão de fornecedores e a melhoria contínua. Como os dispositivos semicondutores continuam a diminuir e diversificar, os fundamentos da amostragem de aceitação permanecerão constantes, mas as ferramentas e técnicas evoluirão. As empresas que investem em métodos estatísticos avançados, metrologia automatizada e pessoal qualificado estarão melhor posicionadas para responder aos desafios de qualidade da próxima década. Para uma orientação mais detalhada, consulte os recursos SEMICON relacionados com a qualidade e o artigo Quality Digest sobre amostragem de aceitação moderna].