Entender os pares diferenciais

Um par diferencial é uma linha de transmissão equilibrada composta por dois condutores que carregam sinais de igual amplitude, de polaridade oposta. O receptor detecta a diferença de tensão entre as duas linhas em vez da tensão em relação ao solo. Esta arquitetura fornece rejeição de modo comum inerente, tornando a sinalização diferencial altamente imune às flutuações externas de ruído e alimentação. As aplicações principais incluem USB 2.0/3.0, PCI Express, HDMI, DisplayPort, Gigabit Ethernet e interfaces LVDS.

Benefícios da sinalização diferencial

  • Imunidade sonora: Qualquer ruído acoplado igualmente em ambos os condutores (ruído de modo comum) é cancelado no receptor.
  • Emissões reduzidas: As correntes opostas criam campos magnéticos que se anulam, diminuindo a interferência eletromagnética (EMI).
  • Baixas de tensão: Os sinais diferenciais podem utilizar oscilações de tensão menores (por exemplo, 350 mV para LVDS), reduzindo o consumo de energia.
  • Taxas de dados mais elevadas: A rejeição de ruído permite uma operação fiável a velocidades multi-gigabit.

Conceito de impedância: Impedância Odd-Mode e diferencial

Impedância diferencial (]Zdiff]] é a impedância observada por um sinal diferencial propagando-se ao longo do par. É tipicamente o dobro da impedância de modo ímpar (Z[odd[[]]) quando os traços estão bem acoplados. Por exemplo, USB 3.0 requer Z[]diff[[ = 90 ? ±15%, enquanto HDMI especifica 100 ? ±15%. Alcançar estes valores depende da largura do traço, espessura do cobre, altura dielétrica, constante dielétrica (ε]r[[FT:14]][]]][[[FLT15]]]]] e intervalo entre os traços.

Teoria da Linha de Transmissão para Pares Diferenciais

Sinais de alta velocidade se comportam como ondas eletromagnéticas viajando em linhas de transmissão. Ignorar efeitos de linha de transmissão leva a reflexos, toques e erros de dados. Os pares diferenciais são melhor modelados como linhas de transmissão acoplada com indutância e capacitância mútua.

Parâmetros de Chave

  • Impedância característica (]Z0[):] A impedância de um único traço relativo ao plano de referência, tipicamente 50 ↔ de um único fim.
  • Impedância do modo odd (Zodd[):] A impedância de um condutor quando conduzido diferencialmente, contabilizando o acoplamento com o outro condutor.
  • Impedância equivalente (]]Z]even[): A impedância quando ambos os condutores carregam a mesma tensão (modo comum).
  • Coeficiente de crosstalk: Determinado pelo espaçamento entre traços. O acoplamento mais apertado (espaçamento mais estreito) aumenta a indutância e a capacitância mútuas, reduzindo Z[odd[[ e Z[[[]diff[] para a mesma largura de traço.

Filtragem e Retorno de Modo Comum

Os sinais diferenciais idealmente não geram corrente de retorno no plano de referência porque os campos magnéticos opostos cancelam. Na prática, as assimetrias causam correntes de modo comum que requerem uma rota de retorno de baixa impedância. Um plano sólido adjacente às camadas de sinal é essencial para controlar a impedância de modo comum e impedir a EMI. Ao rotear pares diferenciais sobre planos ou lacunas divididos, a corrente de retorno é forçada a desviar, criando indutância e ruído de modo comum. Sempre roteie pares diferenciais sobre planos de solo contínuos sem lacunas ou fendas abaixo dos traços.

Princípios de projeto para a rota diferencial

Correspondência de Comprimento (Controlo de Esquema)

Esgueirar entre os dois traços de um par diferencial converte a energia diferencial de sinal em ruído de modo comum, degradando a altura dos olhos e aumentando a EMI. O desvio aceitável depende do período de bits; para 10 Gbps (período de 100 ps bits), uma regra comum é permanecer abaixo de 5 ps de inclinação. A correspondência de comprimento deve ser feita dentro do par e através de múltiplos pares em um ônibus (por exemplo, pistas PCIe). Use afinação serpentina para combinar comprimentos, mas mantenha os segmentos de ajuste curtos e simétricos para evitar descontinuidades de impedância. Evite afinação de rota perto do receptor ou transmissor; coloque- os numa secção de baixa velocidade do traço, se possível.

Espaço e acoplamento consistentes

Manter uma diferença uniforme entre os dois traços do condutor e do receptor. As alterações no espaçamento provocam alterações bruscas da impedância, levando a reflexões. O espaçamento é tipicamente definido como 2-3 vezes a altura dielétrica para um determinado alvo de impedância. Ao usar através de transições, mantenha o mesmo espaçamento de borda a borda através da região antipad. Se o par tiver de separar (por exemplo, para passar em torno de um componente grande ou via), mantenha a distância de divergência curta e imediatamente reconecte os traços. Evite os tocos ou ramos de ponta única em redes diferenciais.

Empilhamento de Impedância Controlado

Trabalhe com o seu fabricante de PCB para alcançar a impedância diferencial necessária. As três principais variáveis são:

  • Largura da via (w]): Rastros mais largos impedância inferior; traços mais estreitos aumentam impedância.
  • Espaço de vias (]s):Espaçamento mais apertado diminui Z]diff[; espaçamento mais largo aumenta-o.
  • Altura dielétrica [h]]]: Dielétrica mais espessa aumenta a impedância; mais fina diminui-a.

Use um software de resolução de campo incorporado na sua ferramenta EDA (por exemplo, Altium, Cadence Allegro, KiCad) ou software independente como Polar Instruments para pré-calcular dimensões. Especifique uma tolerância de ±10% na impedância do alvo e garanta que o fabricante use um processo de seleção controlada para manter a largura de traço uniforme em toda a placa.

Empilhamento e Seleção de Materiais

O empilhamento PCB dita a geometria da linha de transmissão. Para pares diferenciais, use as topologias de microstrip (camadas externas) ou stripline (camadas internas). O stripline proporciona melhor isolamento e controle EMI, pois os traços são ensangüentados entre dois planos de terra, mas introduz mais perda e maior custo de fabricação. O microstrip permite acesso mais fácil para sondas de teste e vias mais curtas, mas é mais suscetível ao ruído de superfície.

Materiais Dielétricos

A norma FR-4 é aceitável para taxas de dados até cerca de 5 Gbps se o fabricante controlar a ε]r[ e a tangente de perda. Para velocidades mais elevadas (≥10 Gbps], use materiais de baixa perda, como Rogers 4000 série, Isola FR408HR, ou Megtron 6. Estes materiais têm uma constante dielétrica estável sobre a frequência e fator de dissipação mais baixo, reduzindo a atenuação do sinal.

Atribuição da Camada

  • Use planos de terra adjacentes em camadas diretamente acima ou abaixo da camada diferencial par para fornecer um caminho de retorno limpo.
  • Evitar rotear pares diferenciais em fronteiras de camadas divididas (por exemplo, entre bases analógicas e digitais).
  • Ao usar múltiplos pares diferenciais, separe-os por pelo menos 3× a altura do traço dos pares adjacentes para minimizar o cruzamento interpar.

Técnicas avançadas de roteamento

Rota como um par, não como dois traços de um único fim

Os sinais diferenciais devem viajar juntos. Desenhe ambos os traços da mesma direção, curvas espelhantes e transições de camadas. Na sua ferramenta EDA, use o modo de roteamento diferencial de pares que mantém automaticamente a largura e o espaço definidos. Ajustar manualmente um traço pode criar assimetria – sempre rota ou mover o par como uma unidade.

Gerenciamento de Dobra e Canto

Os cantos de 90 graus afiados causam reflexos e aumentam o comprimento de traços efetivo no interior. Use curvas chanfradas de 45 graus ou arcos curvos (radio ≥ 3× largura de traço). Para desenhos de alta velocidade, as curvas de arco são preferidas porque produzem uma mudança de impedância constante e menor radiação. Evite curvas de ângulo direito no par diferencial, a menos que compensadas com mitering com comprimento igualado.

Vias de terra e costura

Coloque as vias de terra (vias de costura) ao longo do comprimento do par diferencial, especialmente perto das vias e conectores. Estas via proporcionam um retorno de baixa impedância para correntes de modo comum e reduzem a radiação. Vias de solo espacial em intervalos menores que um décimo do comprimento de onda do harmônico mais alto. Para um sinal de 10 Gbps com um fundamental de 5 GHz, coloque-o a cada 3 mm a 5 mm ao longo do par.

Através de Gestão

Cada via introduz uma descontinuidade de impedância devido à sua capacidade parasitária e indutância. Para minimizar o efeito:

  • Use diferencial através de pares: Coloque as duas via simétrica em torno do trace pair, com diâmetros anti-pad iguais para manter a impedância odd-mode consistente.
  • Drive-drill não utilizado através de tocos: Para sinais acima de 5 Gbps, via back-drill através do buraco para remover o toco não utilizado, que funciona como um ressonador de linha de transmissão.
  • Reduzir via contagem: Cada via transição degrada o sinal. Planeje o interruptor de camada cuidadosamente e evite o desnecessário via transições no meio de um traço.
  • Use via enterradas ou cegas: Para projetos de alta velocidade, microvias ou empilhamentos de IDH reduzem o comprimento do toco e melhoram a qualidade do sinal.

Manuseamento de Vias e Conectores

Os conectores muitas vezes criam as maiores descontinuidades de impedância em um caminho diferencial. O design adequado da pegada e os cortes de plano de referência são críticos.

Região de quebra do conector

Ao passar de um traço de PCB para um pino de conector, o par diferencial deve se espalhar ou espremer para atender ao pitch do pino. Use uma redução gradual – sem uma mudança abrupta – tanto na largura quanto no espaçamento. Adicione recortes de plano de referência (voides) em torno das almofadas de conectores para corresponder à impedância do conector em si. Muitos fornecedores de conectores fornecem diretrizes recomendadas de pegada e empilhamento.

Capacidades de acoplamento CA

Protocolos como PCIe, USB 3.0 e SATA requerem condensadores de acoplamento AC (normalmente 100 nF) na rota de transmissão. Coloque os capacitores de forma simétrica em ambos os traços, com o mesmo tamanho e orientação. Use capacitores de caixa pequena (0402 ou 0201) para minimizar a descontinuidade. Coloque os capacitores o mais próximo possível do conector ou receptor. Os planos de terra abaixo das almofadas de capacitor devem ser cortados ligeiramente para reduzir a capacitância parasitária para o corpo capacitor.

Simulação e Testes

Antes da fabricação do PCB, simular o par diferencial usando solucionadores de campo 2D (por exemplo, Polar Si8000) para cálculo de impedância e simuladores eletromagnéticos 3D (por exemplo, Ansys HFSS, CST Studio Suite) para conectores e via transições. Use medições de reflectometria de domínio-tempo (TDR) em protótipos para localizar erros de impedância. As medições do analisador de rede vetorial de domínio-frequência (VNA) fornecem parâmetros S; a perda de inserção diferencial (SDD21) deve permanecer plana em toda a faixa de frequência operacional.

Métricas de Chaves a Verificar

  • Impedância diferencial TDR: Dentro de ±10% do alvo.
  • Sisco intra-pares: Menos de 5 ps para 10 sinais de Gbps (ou < 0,5% do período de bits).
  • Perda de inserção: Menos de -3 dB na frequência Nyquist.
  • Perda de retorno: Melhor que -10 dB na banda.
  • Conversão de modo: A conversão de SDD21 → SCC21 deve ser inferior a -20 dB.

As ferramentas de simulação pós-layout (por exemplo, HyperLynx, ADS) podem extrair todo o caminho diferencial e executar simulações de diagramas de olho para prever a taxa de erro de bits. Se a abertura dos olhos (altura e largura) cumprir os requisitos mínimos de acordo com o padrão do protocolo, o projeto é aceitável.

Pistas comuns e como evitá - las

Misturando rota diferencial e unidirecional

Executar um par diferencial paralelo a uma linha de relógio ou linha de dados de alta velocidade de um único fim por mais de alguns milímetros irá associar o ruído de modo comum. Mantenha pelo menos uma separação de 3 × de traços de altura de qualquer sinal agressivo não relacionado. Se o espaço estiver apertado, use um traço de terra entre o par diferencial e o agressor.

Incorrecto via simetria

Quando um par diferencial transições camadas, as duas vias devem ser idênticas. Se um via passa através de um plano de potência adicional enquanto o outro não, o atraso e impedância descompasso irá distorcer os sinais. Sempre espelhar o via stackup para ambos os traços.

Sobre- Ajustar a correspondência de comprimento

A adição de seções de ajuste serpentina aumenta o acoplamento capacitivo ao plano de terra e insere o atraso. Se o comprimento de ajuste exceder alguns milímetros, torna-se uma descontinuidade da linha de transmissão. Mantenha segmentos de ajuste curtos – menos de 2 mm por segmento – e coloque-os em uma região de baixa velocidade (por exemplo, perto do driver onde o tempo de elevação é mais lento devido à capacitância de saída). Use meandros com pitch apertado (espaço entre segmentos paralelos ≥ 2 × altura dielétrica) para manter a impedância.

Esquecer o Plano de Referência

Um erro comum é percorrer uma lacuna no plano de terra para contornar um obstáculo. Mesmo um espaço estreito de 1 mm pode criar uma grande impedância e conversão de modo comum. Se uma lacuna for inevitável, costure as duas ilhas de terra juntamente com os vias de terra colocados em ambos os lados do par diferencial. Melhor ainda, roteie o par em uma camada interna de linha de strip onde os planos de referência são contínuos.

Estudo de caso: USB 3.0 SuperSpeed Diferencial Pair

USB 3.0 opera a 5 Gbps com um alvo de impedância diferencial de 90 ‡ ±15% e uma impedância de uma única extremidade de 45 文. O padrão especifica um desvio máximo de 15 ps dentro de um par. Um empilhamento típico para uma placa de quatro camadas pode ser:

  • Venda 1 (top):] Microstrip, 0,5 oz de cobre, 4 mil de largura de traço, 6 mil de gap, 4 mil dielétrico para Camada 2.
  • ]Pôr 2: Avião terrestre.
  • Visto 3:]Avião de potência (se necessário).
  • Venda 4: Microstrip inferior (para outros sinais).

Para o par de transmissão USB 3.0, use curvas de 45 graus, roteie o par sobre um plano de terra contínuo sem cruzar o plano de potência dividido, e coloque capacitores de acoplamento AC (0.1 μF, 0402) dentro de 0,5 polegadas do conector USB. Adicione costura de terra através de 5 mm a cada 5 mm ao longo do par. Após o layout, simular a impedância diferencial na região de ruptura perto do conector; ajustar o diâmetro antipad do via para alcançar 90 . Com estas práticas, o diagrama de olho USB 3.0 passa facilmente em 5 Gbps.

Conclusão

O roteamento de par diferencial eficaz é uma pedra angular do design digital confiável de alta velocidade. Ao entender a teoria da linha de transmissão, controlar com precisão a impedância, manter o acoplamento apertado e gerenciar cuidadosamente vias e conectores, os engenheiros podem garantir a integridade do sinal e minimizar a EMI. Use ferramentas de simulação para validar o projeto antes da fabricação e sempre siga os requisitos específicos do protocolo para impedância, inclinação e perda. Com a adesão sistemática a esses princípios, interfaces de alta velocidade, como USB, PCIe, HDMI e Ethernet, irão funcionar de forma confiável em volumes de produção e extremos ambientais.

Recursos externos para leitura posterior: