Introdução aos Circuitos Activos de Porão de Pico

A captura do valor máximo de um sinal transiente com alta fidelidade é um desafio recorrente na medição e instrumentação eletrônicas. Quer esteja a analisar uma falha numa grade de potência, medindo a amplitude máxima de um pulso de um fotodetector ou caracterizando o envelope de uma explosão de RF, necessita de um circuito que possa monitorizar uma tensão em rápida mudança e armazenar a sua maior excursão para posterior processamento. Os circuitos de retenção de pico activos, construídos em torno de amplificadores operacionais (amplificadores op), fornecem uma solução robusta, repetivel e precisa para este problema. Ao combinar a precisão do feedback activo com a função de memória de um condensador de armazenamento, estes circuitos ultrapassam as limitações dos detectores de pico de diodo-capacitor passivos, proporcionando baixas velocidades de entrada, elevada impedância e tempos de aquisição rápidos.

Este artigo fornece um guia abrangente para projetar circuitos de preensão de pico ativos com amplificadores op. Nós cobrimos os princípios operacionais fundamentais, comparamos várias topologias, discutimos seleção e dimensionamento de componentes e examinamos trocas críticas, como velocidade de aquisição versus taxa de droop. Exemplos práticos de implementação e técnicas avançadas – incluindo múltiplos mecanismos de captura de pico e auto-redefinição – são apresentados para ajudá-lo a integrar esses circuitos em sistemas de medição do mundo real. Ao longo da discussão, referenciamos recursos autoritários de Dispositivos Analógicos] e Instrumentos Texas[ para mergulhos técnicos mais profundos. No final, você terá o conhecimento para projetar um circuito de hold de pico adaptado aos seus requisitos específicos de captura de sinal transiente.

O princípio da detecção e retenção de picos

Um circuito de preensão de pico executa duas funções sequenciais: detecção e armazenamento. Durante a detecção, o circuito compara continuamente a tensão de entrada instantânea com uma referência armazenada. Quando a entrada excede a referência, o circuito atualiza o elemento de armazenamento – tipicamente um capacitor – para o novo nível de entrada. Durante a fase de preensão, o capacitor mantém a tensão de pico, isolada da entrada e da carga que lê a saída. O desafio é fazer a transição da detecção para manter a tensão armazenada com o mínimo de deriva sobre a janela de observação.

Em uma implementação passiva, um diodo e capacitor formam um detector de pico simples. O diodo carrega o capacitor até o pico da forma de onda de entrada, mas a queda de tensão do diodo para frente (normalmente 0,6–0,7 V para o silício) introduz um erro sistemático, e a fuga reversa do diodo causa o deslize. Os circuitos ativos eliminam o erro de queda do diodo colocando o diodo dentro do loop de feedback de um amplificador op, cancelando efetivamente a sua tensão limite. Além disso, a alta impedância de entrada do amplificador minimiza o carregamento na fonte do sinal, enquanto um amplificador de op de buffer na saída impede que a carga seja descarregada no capacitor de retenção.

Activo vs. Limite Passivo: Uma Vista Comparativa

Antes de mergulhar no projeto do circuito, é instrutivo comparar as abordagens de pico de espera ativa e passiva. Detectores passivos de pico são simples e baratos, mas sofrem de várias desvantagens: a queda de tensão para frente do diodo limita a precisão para sinais de baixo nível, e a tensão de saída não pode atingir o pico verdadeiro sem compensação. Além disso, a impedância de entrada não é constante – varia com o nível de sinal – e o tempo de recuperação reversa do diodo pode limitar o desempenho de alta velocidade.

Os circuitos de retenção de pico activos, em contraste, usam amplificadores op para fornecer características de diodo quase ideais. O amplificador op aumenta o ganho eficaz em torno do diodo, reduzindo a queda aparente para níveis de microvolt. O estágio de entrada do amplificador op apresenta uma impedância de entrada elevada e estável, tipicamente dezenas de megaohms para tipos de entrada JFET e até mesmo maior para tipos de entrada CMOS. O buffer de saída isola o capacitor de retenção de circuitos a jusante, eliminando virtualmente a queda induzida por carregamento. Estas vantagens tornam os circuitos activos a escolha preferida para instrumentação de precisão, aquisição de dados e equipamento de teste automático (ATE) onde a precisão e repetibilidade são críticas.

Topologias de suporte de pico de op-amp

A Configuração Clássica do Condensador de Diodos

O circuito de retenção de pico ativo mais simples coloca um díodo e capacitor na rota de realimentação de um amplificador de op. O sinal de entrada conduz a entrada não- inversão do amplificador. O resultado do op amp conduz o anodo de um díodo, cujo cátodo está ligado ao capacitor de retenção e também à entrada de inversão para feedback negativo. Quando a tensão de entrada aumenta, a saída do op amp aumenta, desviando o díodo para a frente e carregando o capacitor até que a tensão na entrada de inversão corresponda à entrada. Quando a entrada cai, a saída do op amp oscila baixo, desviando o diodo, e o capacitor mantém a sua tensão. Um amplificador de buffer com alta impedância lê a tensão do capacitor sem a desencargar.

Esta topologia é simples, mas tem limitações. O amplificador op deve gerar corrente suficiente para carregar o capacitor rapidamente quando um novo pico chega, o que exige uma capacidade adequada de velocidade de rotação e de saída. Durante a fase de espera, a saída do amplificador op entra em saturação perto da linha de comando negativa, e o seu tempo de recuperação quando um pico mais elevado aparece pode introduzir atraso. Apesar destes problemas, esta configuração funciona bem para sinais de velocidade moderada (até dezenas de kilohertz) com uma selecção cuidadosa dos componentes.

Retificador de precisão com suporte de pico

Para melhorar a precisão, um retificador de precisão pode substituir o diodo simples. Nesta topologia, um segundo amplificador de op é configurado como um retificador ideal de meia- onda, com o diodo colocado dentro da linha de realimentação. A saída do retificador impulsiona o capacitor de retenção através de um resistor ou diretamente. O replicador força a saída do retificador a seguir a entrada exatamente durante a fase de carregamento, eliminando virtualmente a queda do diodo. O capacitor de preensão vê uma tensão que é exatamente o pico de entrada, menos apenas a tensão de offset do amplificador de op e quaisquer correntes de fuga.

Os circuitos de retenção de pico baseados em retificadores de precisão oferecem uma precisão significativamente melhor do que a configuração clássica, especialmente para sinais de baixo nível, onde uma queda de diodo seria uma grande fração do pico. Eles são amplamente utilizados em conversores de precisão AC-DC, medidores de nível de áudio e instrumentação médica. No entanto, o amplificador de op e a complexidade de feedback aumentam o esforço de projeto e podem reduzir a frequência operacional máxima devido a considerações de estabilidade de loop.

Arquiteturas de alta velocidade de trilha e alta velocidade

Para sinais transitórios muito rápidos, aqueles com tempos de aumento na faixa de nanossegundos, os circuitos de retenção de pico convencionais de op-amp podem ser muito lentos. Nestes casos, uma arquitetura de faixa e de retenção (T/H) é mais apropriada. Um circuito T/H usa um interruptor de alta velocidade (normalmente JFET ou interruptor analógico) em série com o capacitor de retenção, controlado por um comparador. O comparador monitoriza a entrada contra a saída mantida; quando a entrada excede a saída, o interruptor fecha (modo de pista), carregando o capacitor para seguir a entrada. Quando a entrada cai abaixo da saída, o comparador abre a chave (modo de espera).

Amplificadores T/H integrados modernos, como o AD783 ou AD9100[ de dispositivos analógicos, incorporam essas funções em um único pacote com tempos de aquisição tão baixos quanto alguns nanosegundos. Implementações discretas usando comparadores de alta velocidade (como o LMH7322 de instrumentos do Texas) e interruptores de RF podem alcançar desempenho ainda maior para necessidades especializadas. O trade-off é maior complexidade de projeto, consumo de energia e sensibilidade à capacitância paras parasitárias e layout PCB.

Seleção e dimensionamento de componentes

A escolha dos componentes certos é essencial para um design de pico de espera activo bem sucedido. Os elementos-chave são o amplificador op, o capacitor de espera, o diodo (se utilizado) e o mecanismo de redefinição.

Critérios de seleção do Op-Amp

O op amp usado na fase de detecção de pico deve ter uma taxa de rotação e largura de banda adequada para o transiente mais rápido que você espera capturar. Como regra de polegar, a largura de banda de pequeno sinal do op amp deve ser pelo menos dez vezes o componente de frequência mais alto do sinal de entrada. Por exemplo, capturar um pulso de 1 μs (aproximadamente 1 MHz de largura de banda) requer um amplificador com pelo menos 10 MHz de ganho- largura de banda produto e uma taxa de inatividade de 10 V/μs ou mais para uma saída de pico de 5 V. JFET-input op amps tais como o TL07x[ ou OPA2134[ oferecem alta impedância de entrada e baixa corrente de viés, tornando- os adequados para projetos de velocidade moderada. Para velocidades mais elevadas, considere o ]LMH6657[FLT: 5] oferece uma opção de resposta de fluxo de fluxo de fluxo de corrente de corrente de corrente de corrente de fluxo de corrente de corrente de corrente

Manter as Considerações do Condensador

O condensador de retenção (C HOLD) é o elemento de memória. O seu valor determina o trade-off entre o tempo de aquisição e a taxa de queda. Um condensador menor carrega mais rapidamente, permitindo que o circuito capture os transientes breves, mas também desliza mais rapidamente devido a correntes de fuga. Um condensador maior mantém o pico mais longo, mas requer mais corrente do amplificador para carregar. Os valores típicos variam de 100 pF para sinais de escala nano-segundo a 10 μF para aplicações de baixa frequência. Escolha um capacitor com baixa absorção dielétrica (por exemplo, polipropileno, poliestireno ou cerâmica C0G/NP0) para minimizar os efeitos de memória. Para medições de alta precisão, use um capacitor com uma especificação de fuga, como um tipo de filme de baixa fuga, e considere que a corrente de entrada de viés do amplificador de tampão também contribui para o drop.

Opções de díodo e de comutação

Nos circuitos que utilizam um diodo para o controlo de direcção, seleccione um diodo de mudança rápida com fugas de inversão baixas, como um diodo Schottky (por exemplo, ]BAT54[] ou 1N5711[). Os diodos Schottky têm uma queda de tensão mais baixa (cerca de 0,3 V) do que os diodos de silício padrão, o que reduz a carga no ciclo de feedback do amplificador. Para os desenhos de alta tensão, use um diodo de recuperação rápida com uma classificação de tensão apropriada. Se estiver a utilizar uma arquitectura de faixa e retenção com um interruptor discreto, escolha um interruptor analógico com baixa resistência, injecção de baixa carga e alta isolamento, como o ADS1419[ ou TS12A12511.

Trocas de Design e Otimização de Desempenho

Cada circuito de preensão de pico envolve trocas fundamentais que você deve conseguir atender aos seus requisitos de aplicação.

Taxa de Droop e Fuga

O Droop é a deterioração gradual da tensão mantida devido às correntes de fuga do capacitor de retenção, a corrente de entrada do amplificador de buffer e a fuga reversa de qualquer díodos de proteção. A taxa de descamação (em V/s) é dada pelo I LEAK / C HOLD. Para reduzir a descida, você pode aumentar o C HOLD (a custo de um tempo de aquisição mais longo) ou minimizar a fuga. Usar um amplificador de buffer JFET ou CMOS com uma corrente de viés de entrada no intervalo de picoamps é essencial. Também, proteger fisicamente o nó capacitor de retenção ao rodeá- lo com um escudo acionado no mesmo potencial para minimizar a fuga de superfície do PCB.

Tempo de aquisição vs. Sobreposição

O tempo de aquisição é o intervalo entre quando um novo pico aparece na entrada e quando o capacitor de preensão se instala dentro de uma faixa de erro especificada em torno desse pico. Um capacitor menor e uma corrente de carregamento mais alta reduzem o tempo de aquisição. No entanto, carregar agressivamente o capacitor através do amplificador de op pode causar uma sobreposição, o que requer então um tempo de ajuste. Adicionando um resistor de série pequena (10-100 ?) entre o diodo e o capacitor pode reduzir o carregamento transitório e reduzir o excesso em detrimento de uma aquisição ligeiramente mais longa. Em aplicações de precisão, um trade-off entre velocidade de aquisição e precisão de fixação é inevitável.

Limites de Largura de Banda e Taxa de Deslize

A largura de banda finita e a taxa de rotação do op amp criam um atraso entre a entrada e a saída mantida. Para uma entrada senoidal, o pico da saída irá atrasar o pico de entrada verdadeiro por uma quantidade relacionada com a mudança de fase através do op amp. Para os pulsos, a taxa de execução limitada significa que o op amp não pode carregar o capacitor instantaneamente, de modo que o pico de entrada será inferior ao pico verdadeiro se o pulso for muito curto. Para atenuar isto, especifique a largura de banda do op amp e a taxa de resolução por um fator de três a cinco em relação ao transiente de entrada mais rápido.

Exemplo de Implementação Prática

Descrição do Circuito

Considere um desenho prático com um pulso de pico de 10 V com um tempo de aumento de 1 μs. O circuito usa um pico de retenção clássico com um diodo Schottky. O op de entrada é um OPA2134 (8 MHz, 20 V/μs, entrada JFET) configurado como um seguidor de tensão com o diodo na rota de feedback. O capacitor de retenção é 1 nF (cerâmica C0G), o que dá um compromisso razoável entre aquisição e descamação. O buffer é um segundo estágio de saída de OPA2134. Um interruptor de reset (um canal N JFET, como o J201[[] está ligado através de C HOLD e é conduzido por um sinal digital para descarregar o capacitor entre medições.

Em operação, quando um pulso positivo chega à entrada, a saída OPA2134 sobe rapidamente, desviando o diodo Schottky (BAT54) e carregando o capacitor 1 nF. A tensão na entrada de inversão segue a entrada. Após o pico de pulso passar, o diodo vai contra as margens, e o amplificador de buffer op apresenta a tensão mantida à saída com carga negligenciável. A taxa de desnível, dominada pela corrente de viés de entrada OPA2134 (5 pA típico), é aproximadamente I/C = 5 pA / 1 nF = 5 mV/s, que é aceitável para um tempo de espera de 100 ms. O tempo de aquisição para um passo de 10 V é aproximadamente (C * ΔV) / I CHARGE. Com o OPA2134 capaz de gerar 25 mA, carregar 1 nF por 10 V leva cerca de 0,4 μs, mais um pequeno tempo de fixação.

Simulação e Medição

As simulações de SPICE deste circuito mostram que a saída mantida captura 99,9% do pico verdadeiro em 2 μs para um pulso de 1 μs de tempo de elevação. O declive de mais de 100 ms é 0,5 mV, consistente com o cálculo de fugas. A medição num protótipo usando um PCB de duas camadas com aterramento adequado e traços de guarda em torno do nó capacitor de retenção produz resultados semelhantes. A discrepância principal entre simulação e medição vem da fuga de superfície do PCB, que pode adicionar dezenas de picumpas de corrente se a placa não for limpa completamente. Em ambientes de alta umidade, um revestimento conforme no nó de retenção melhora drasticamente o desempenho de descamadas.

Técnicas Avançadas

Captura de pico múltiplo

Algumas aplicações requerem capturar os picos de um comboio de impulsos ou os máximos locais de uma forma de onda. Um único circuito de retenção de picos contém apenas o máximo global desde a sua última reinicialização. Para capturar múltiplos picos, você pode cascatar um ponto de espera de pico com um controlador de exemplo e de retenção e lógica que armazena cada pico em sequência. Alternativamente, use uma abordagem de detecção de pico digital: um ADC de alta velocidade amostras da forma de onda e um campo programável por gate array (FPGA) ou microcontrolador executa pico de busca em software. Para soluções de domínio analógico, um array de capacidade de troca pode armazenar vários picos, mas a complexidade aumenta rapidamente.

Repor e Reiniciar Mecanismos Auto-Repor

Muitos sistemas de medição requerem que o pico de espera seja reiniciado automaticamente após uma leitura. Um método comum é colocar um interruptor JFET ou analógico em paralelo com o capacitor de retenção. Quando o sinal de reset for elevado, o interruptor liga- se, encurtando o capacitor para o solo (ou para uma tensão de referência) e descarregando- o. Após um breve atraso, o interruptor desliga- se e o circuito está pronto para capturar um novo pico. Para a operação automática, um circuito de temporização ou um microcontrolador pode gerar o pulso de reset após cada ciclo de medição. Certifique- se de que o interruptor tem uma baixa folga de saída para evitar que o deslize adicionalmente durante a fase de espera.

Porão de pico diferencial

Em aplicações como transmissão de sinal equilibrada ou detecção de corrente através de uma resistência ao shunt, poderá ser necessário capturar o pico de um sinal diferencial. Um circuito de retenção diferencial de pico usa duas fases de retenção de pico idênticas, uma para o sinal positivo e outra para o sinal negativo (ou um amplificador diferencial que alimenta um único ponto de espera de pico). A saída é a diferença entre os dois picos. Esta topologia preserva a rejeição do modo comum do amplificador frontal, permitindo a detecção de pico de transientes diferenciais rápidos. Os circuitos de retenção de pico diferenciais de alta velocidade são usados na electrónica de potência para medir picos de tensão através de dispositivos de comutação e nas extremidades dianteiras de ultra- sons médicas para detecção de envelopes.

Aplicações em Detalhe

Os circuitos de pico de retenção ativos são ubiquíssimos na medição e instrumentação. Em osciloscópios, detecção e retenção de picos são usados para o modo de envelope, onde o display mostra a amplitude máxima e mínima do sinal ao longo do tempo, permitindo a visualização de eventos raros. Em equipamentos de teste automáticos (ATE)], os circuitos de pico de espera medem a resposta transitória de dispositivos sob teste, como a potência máxima de um amplificador de RF ou a sobreposição em uma linha digital. Em ] testes de alimentação de potência[, eles capturam a onda de pico de tensão de pico e transientes durante as etapas de carga. Em dispositivos médicos, tais como analisadores des desfibriladores e monitores de pacientes, os circuitos de pico de retenção captam a amplitude de sinais fisiológicos como ondas de ECG R ou ondas de pulso. Em dispositivos médicos, tais como analisa des des des des de

A escolha dos valores de topologia e componentes depende das características do sinal: para o áudio, é comum um pico de precisão baseado em retificador com uma constante de tempo de dezenas de milissegundos; para o RF, uma faixa de alta velocidade e um diodo Schottky e um pequeno condensador de espera (100 pF). Para exemplos detalhados de design, consulte a nota de aplicação Dispositivos Analógicos AN-71[, "Um Detector de Pico de Precisão" e o relatório de aplicação do Texas Instruments ]SBAA127[, "Concepticuss de Circuito de Detector de Peak."

Conclusão

Os circuitos de preensão de pico ativos usando amplificadores de op fornecem uma solução flexível, precisa e repetitiva para capturar picos de sinal transitórios. Ao entender os princípios de design do núcleo - colocação dediodos dentro do loop de feedback, seleção de capacitores e isolamento de buffers - você pode construir circuitos que alcancem alta precisão em uma ampla gama de velocidades e amplitudes de sinal. As trocas entre o tempo de aquisição, o deslize, overshoot e a largura de banda devem ser gerenciadas através de seleção cuidadosa de componentes e disposição de circuito. Técnicas avançadas como reset automático, captura de picos múltiplos e retenção diferencial de picos estendem a utilidade desses circuitos em domínios especializados de medição. Se você está projetando instrumentação de bancada, sensores incorporados ou sistemas de teste de produção, o hold de pico ativo continua sendo um bloco de construção indispensável. Para mais exploração, consulte as referências de dispositivos analógicos e instrumentos do Texas e protótipo em um PCB limpo com vestígios de proteção para maximizar o desempenho. Com essas ferramentas, você pode capturar de forma confiável os eventos transitórios que importam em seus projetos eletrônicos.