Compreender as redes de distribuição de energia

Uma rede de distribuição de energia (PDN) é o sistema completo que fornece energia elétrica de uma fonte para cada carga em uma placa de circuito impresso. Abrange reguladores de tensão, traços, planos, via, condensadores de dissociação e a interconexão entre eles. O objetivo principal de uma PDN é manter uma tensão estável em cada pino de cada dispositivo ativo, independentemente das demandas de corrente transientes. Qualquer desvio da tensão nominal, seja uma queda de corrente contínua ou uma ondulação de alta frequência, pode causar erros lógicos, jitter ou até danos permanentes.

Uma PDN bem concebida comporta-se como um caminho de baixa impedância numa vasta gama de frequências, tipicamente de DC até várias centenas de megahertz. A impedância-alvo Z[]alvo é definida como Z[[]alvo[[ = (V]]suprimento[ × tolerância] / I]é a tensão nominal, a tolerância é a ondulação admissível (e.g., 5%)V[[supply[[[[ é a tensão nominal, a tolerância é a variação admissível (e.g., ].

Desafios-chave no Design PDN

  • Botas de tensão devido à resistência e impedância: Perdas de resistência de corrente contínua (I×R) reduzem a tensão entregue; picos de impedância de corrente alternada causam quedas transitórias.
  • O acoplamento de ruído entre sinais e linhas de alimentação : O ruído simultâneo de comutação (SSN) e a ondulação de trilhos de potência induzem erros em circuitos digitais analógicos ou de alta velocidade sensíveis.
  • Inferência eletromagnética (EMI): Grandes correntes de corrente no ruído de irradiação PDN que devem cumprir os limites regulamentares.
  • Manter a integridade do sinal: Uma fonte de alimentação ruidosa degrada margens de tempo e aumenta as taxas de erros de bits.

O papel dos capacitores de dissociação

Os condensadores de dissociação são a ferramenta primária para o gerenciamento da impedância de alta frequência. Eles atuam como reservatórios de energia locais, fornecendo corrente instantânea durante os eventos de comutação antes que o regulador de tensão possa responder. Capacitores de diferentes valores e tamanhos de pacotes (por exemplo, 10 μF, 0,1 μF, 10 nF, 1 nF) são colocados em paralelo para criar uma banda de baixa impedância em uma ampla faixa de frequências. Cada capacitor exibe uma frequência de ressonância própria (SRF) onde sua impedância é mínima; acima do SRF, domina a indutância de série equivalente (ESL), causando impedância. Usando vários capacitores com sobreposição SRFs achata o perfil de impedância geral. Capacitores cerâmicos de múltiplas camadas de montagem de superfície (MLCCs) são preferidos para o seu baixo ESL e ESR, mas deve ser tomado em consideração para desvinculação de viés DC - a capacitância de cerâmica pode cair 50% ou mais na tensão nominal.

A colocação é crítica: os capacitores devem estar o mais perto possível dos pinos de potência da carga IC, com traços curtos e largos ou diretamente através de conexões ao plano de potência. Cada milímetro de comprimento de traço adiciona indutância, deslocando o SRF para baixo e reduzindo a eficácia. Para a desacoplamento de frequências mais altas (acima de ~100 MHz), a capacitância incorporada dentro do empilhamento de PCB (por exemplo, um laminado fino entre os planos de potência e de terra) pode fornecer indutância extremamente baixa - por ordem de dezenas de picohenries.

Estratégias para minimizar as gotas de tensão

As quedas de tensão em um PDN têm dois componentes: uma queda de tensão DC devido à resistência ao traçado ou plano, e uma queda de CA devido a correntes transientes fluindo através da indutância e resistência. Minimizar ambos requer um design cuidadoso do caminho de entrega de energia do regulador para a carga.

Redução de queda de tensão DC

A resistência DC (DCR) de traços e planos de potência é inversamente proporcional à área transversal. Use os traços mais largos possíveis - muitas vezes um pour de cobre cobrindo uma camada inteira - e selecione cobre mais espesso (por exemplo, 2 oz/ft2 em vez de 1 oz/ft2) para reduzir a resistência por unidade de comprimento. Ao trabalhar com placas de multicamadas, coloque os planos de potência e terra em camadas adjacentes para maximizar a capacitância do plano e reduzir as perdas ohmic. Para caminhos de corrente muito elevados (por exemplo, 10 A ou mais), use múltiplas vias em paralelo para reduzir a resistência das conexões entre camadas; uma única via pode ter 1 m Queda de resistência, mas dez vias em queda paralela a 0,1 m

CA Tensão de queda e resposta transitória

As reduções de tensão transitórias ocorrem quando uma carga desenha instantaneamente corrente (por exemplo, durante transições de borda do relógio ou despertar do processador). A indutância do PDN resiste às mudanças de corrente, causando uma descida de tensão proporcional a L di/dt. Para minimizar isso, mantenha a distância física do módulo regulador de tensão (VRM) à carga o mais curta possível, coloque condensadores de dissociação a granel (por exemplo, 100 μF – 1 mF) perto da saída do VRM e use reguladores locais rápidos (por exemplo, reguladores ponto de carga (POL) posicionados perto do consumo IC. As FPGAs e CPUs modernas de alto desempenho requerem frequentemente vários reguladores POL um por trilho de potência – com zonas PDN dedicadas.

Análise e Simulação de Gota de IR

A realização de uma análise de queda de IR é essencial para verificar se a tensão em cada pino permanece dentro do intervalo permitido. Use ferramentas de simulação eletromagnéticas (EM) (por exemplo, Ansys SIwave, Keysight ADS) para modelar a geometria do plano de potência, através de matrizes e distribuição de corrente. Estas ferramentas calculam a queda de tensão no plano e realçam pontos de ligação onde a área de cobre é insuficiente. Para placas complexas, uma simulação estática de IR ([[FLT: 0]]] Análise de DC[)) combinada com uma impedância versus varredura de frequência ([[FLT: 2] Análise de CA[[[FLT: 3]]) dá uma imagem completa. Muitas suites de EDA incluem agora plugins de simulação PDN que geram gráficos de impedância e formas de onda de resposta de passo. Iterifique o desenho até que a curva de impedância permaneça abaixo [FLT: 4] Z[ alvo[[[FLT: 6]][[[[FLT: 7][[[FLT: 7]]]]

Redução do acoplamento de ruído e IME

O ruído nos pares de PDN em caminhos de sinal através de mecanismos condutores e radiativos. O acoplamento condutor ocorre quando as correntes de retorno de múltiplos circuitos compartilham a mesma impedância no plano de potência; o acoplamento radiativo decorre de grandes antenas de loop formadas pelos caminhos de potência e terra. Um esforço focado no isolamento e filtragem produz melhorias dramáticas no ruído geral do sistema.

Fontes de ruído e mecanismos de acoplamento

A fonte de ruído mais comum numa PDN é o ruído de comutação simultânea (SSN), gerado quando muitas saídas de um interruptor digital IC na mesma direcção no mesmo instante. O pico de corrente resultante flui através do pacote e da indutância PCB, criando uma rebatida de tensão na grade de energia. Este ruído pode acoplar- se a outros circuitos através do próprio plano de alimentação (acoplamento de impedância comum) ou através de sinais adjacentes (via- via interstalk). Além disso, a ondulação de alta frequência de um regulador de comutação (por exemplo, na frequência de comutação do regulador e dos seus harmónicos) é diretamente na tensão de saída.

Isolamento de ruído de sinal para potência

Para evitar que o ruído do avião de potência corrompa sinais digitais sensíveis ou de baixa tensão, use técnicas de isolamento físico. Uma técnica de plano dividido — criando uma ilha de potência separada para a seção ruidosa e conectando-a ao plano principal através de uma esfera de ferrite ou de um regulador dedicado — pode conter ruído de comutação. Os planos de terra devem permanecer sólidos através de divisões para evitar criar antenas de fendas; um erro comum é cortar o plano de terra para combinar com uma divisão de plano de potência. Em vez disso, faça uma ponte com um largo filtro ou use uma ligação de ponto estelar. Para placas de sinal misto, particione o PCB em regiões analógicas e digitais com um plano de terra contínuo por baixo de ambas as partes, e coloque a ilha de potência analógica na mesma camada que a potência digital, separada por uma lacuna de pelo menos 0,5 mm.

Técnicas de Filtragem

  • Breds de ferrita: Estes indutores de perdas fornecem impedância em altas frequências (tipicamente > 10 MHz) e dissipam o ruído como calor. Escolha grânulos classificados para a corrente DC para evitar saturação, o que reduz a impedância. Coloque grânulos em série com o traço de energia, próximo à fonte de ruído.
  • CC snubbers: Para a saída do regulador de comutação, um snubber RC (uma série de resistor e capacitor) amortece o zumbido de alta frequência na grade de potência. O valor do resistor é tipicamente alguns ohms, e o capacitor é um MLCC de ESL baixo.
  • π-filters: Uma combinação de uma fieira de ferrita ladeada por um capacitor em cada lado forma um filtro π passa-baixa, que fornece atenuação > 20 dB a 100 MHz. Use estes filtros para cada entrada de energia em circuitos sensíveis (p. ex., PLLs, ADCs).

Melhores práticas de design PDN

A adoção de uma abordagem sistemática para o layout PDN desde o início do processo de design do PCB economiza tempo de iteração e melhora o sucesso da primeira passagem. As seguintes práticas são destilados de décadas de design de placa de alta velocidade e alta potência.

Otimização da Pilha de Camada

Use uma pilha simétrica com vários planos de terra e camadas de potência dedicadas. Para uma placa de quatro camadas, a prática comum é: topo (sinal), terra, potência, fundo (sinal). Os planos de terra e potência devem ser o mais próximos possível (por exemplo, com uma espessura de núcleo de 100 μm) para maximizar a capacitância interplanear, que fornece desacoplamento intrínseco de alta frequência. Para seis ou mais camadas, emparelhe cada camada de sinal com um plano de retorno adjacente ao solo, e coloque os planos de potência e de terra em camadas adjacentes perto do centro da pilha para reduzir através da indutância. Texas Instruments Application Report SLYT723 fornece orientações detalhadas sobre a capacidade de empilhamento e de avião.

Via Costura e Colocação

Cada transição entre camadas (por exemplo, do plano de potência para o pino IC) introduz por indução. Para minimizar isso, use múltiplas vias em paralelo – uma via típica tem 0,5 nH para 1 nH indutância; duas vias metade que para 0,25 nH–0,5 nH. Coloque capacitor de dissociação via o mais próximo possível das almofadas capacitoras, idealmente diretamente sob as almofadas em um design via-in-pad (preenchido e capped). Para os aviões de potência e terra, costure-os a cada poucos centímetros ao longo do perímetro da placa para reduzir o rebote e a radiação de borda do escudo. O artigo técnico dos dispositivos analógicos sobre o projeto PDN] oferece uma explicação clara de via parasitárias.

Medição e verificação

Após a fabricação, meça a impedância da PDN usando um analisador de rede vetorial (VNA) com uma sonda de impedância dedicada. Conecte a sonda diretamente ao pino de potência de uma chave IC, com o outro levando ao solo próximo via. A medição deve mostrar uma curva de impedância suave permanecendo abaixo Z[]target[[[[100 kHz] até a frequência máxima de interesse (frequentemente 1 GHz). picos na curva indicam anti-ressonâncias ressonantes entre a capacitância do plano e a indução do capacitor de desacoplamento – estes requerem amortecimento, adicionando mais capacitores de diferentes valores ou reduzindo a indutância parasitária. A documentação de projeto da PDN do Altium descreve o procedimento de medição em detalhe.

Seleção de componentes para PDN

A escolha dos capacitores de dissociação e de volume certos é tão importante quanto a sua colocação. Os principais parâmetros são a capacitância, tensão nominal, ESR, ESL e SRF.

  • MLCCs (X5R, X7R): Funciona bem para desacoplamento de massa e média frequência (1 kHz–100 MHz). X7R tem melhor estabilidade de temperatura. Esteja ciente de redução de viés DC—a capacidade pode cair de 50 a 80% perto da tensão nominal. Use uma maior classificação de tensão (por exemplo, 10 V para uma linha de 3,3 V) para reduzir a depreciação.
  • MLCCs de ESL baixa (geometria reversa, tipo L): Oferecer indutância tão baixa quanto 100 pH, ideal para desacoplamento de gama de GHz. Use-os diretamente em pacotes BGA.
  • Tantalo e condensadores de polímeros: Alta capacitância (10 μF–100 μF) com VHS moderado (100 mē–1 ?). São ressonâncias úmidas, mas mais indutivas que MLCCs. Usam como armazenamento a granel perto de reguladores.
  • Condensadores electrolíticos: Capacidade muito elevada (100 μF–1000 μF) mas elevada resposta ESL e frequência limitada. Adequado apenas para filtragem a granel em DC (por exemplo, entrada num regulador de comutação).

Uma regra comum de polegar é colocar um capacitor a granel (10 μF – 100 μF) por cada centímetro quadrado da área do PCB, mais uma tampa de frequência média (0.1 μF) e uma tampa de alta frequência (10 nF) por CI de alta velocidade. Adapte a seleção à demanda atual transitória real usando simulações SPICE. As notas de aplicação da KEMET[ fornecem uma caracterização detalhada das diferentes tecnologias de capacitores.

Conclusão

Projetar uma rede de distribuição de energia que oferece tensão estável com acoplamento de ruído mínimo é um ato de equilíbrio entre resistência DC, impedância AC, componentes parasitários e layout físico. Ao estabelecer uma baixa impedância alvo através do espectro de frequência, usando estratégias de dissociação ótimas, separando circuitos ruidosos e sensíveis, e verificando o projeto através de simulação e medição, os engenheiros podem criar PDNs que suportam eletrônica confiável e de alto desempenho. Os princípios aqui descritos – desde análise de queda de IR até via costura – formam uma estrutura robusta que escala de placas simples de duas camadas para projetos complexos e multicamadas com dezenas de domínios de tensão.