Os conversores analógico-digitais Sigma-delta (ADCs) são a espinha dorsal de sistemas de medição de alta precisão, desde instrumentação médica de precisão até controle de áudio e processo industrial de alta qualidade. Sua arquitetura única atinge alta resolução através da sobreamostragem e da modelagem de ruído, mas preservando que a resolução exige linearidade excepcional. A não linearidade introduz distorção harmônica e degrada o número efetivo de bits (ENOB), comprometendo diretamente a precisão de medição. Este artigo examina as fontes de não linearidade em ADCs sigma-delta e apresenta estratégias comprovadas para aumentar a linearidade para as aplicações de alta precisão mais exigentes.

Compreender a Linearidade em Sigma-Delta ADC

Linearidade em um ADC descreve como fielmente o código de saída digital corresponde à tensão de entrada analógica em toda a faixa de entrada. Duas métricas chave quantificam linearidade: não linearidade integral (INL) e não linearidade diferencial (DNL). O INL mede o desvio da função de transferência real de uma linha reta ideal, enquanto o DNL captura a uniformidade dos tamanhos de passos entre códigos adjacentes. Em ADCs sigma-delta, a não linearidade se manifesta como tons espúrios indesejados e distorção harmônica, especialmente quando o sinal de entrada está próximo de escala completa ou tem uma natureza periódica. Porque os moduladores sigma-delta empurram o ruído de quantização para altas frequências, qualquer padrão determinístico no erro pode se dobrar de volta para a banda de base, corrompendo o sinal.

As fontes primárias de não linearidade em ADCs sigma-delta incluem:

  • Dependência de padrão de erro de quantificação – Em moduladores de baixa ordem, o erro de quantização pode se correlacionar com a entrada, produzindo tons inativos.
  • Perfeições de circuito analógico – As não linearidades em amplificadores operacionais, capacitores, interruptores e tampões de referência introduzem distorção.
  • Descompatibilidade de capacitor – Nos integradores de capacitores comutados, as descompatibilizações entre capacitores de unidade geram erros dependentes do sinal.
  • Clock jitter – Variações aleatórias nos instantes de amostragem convertem-se em ruído e distorção harmônica, especialmente em altas frequências.

Abordar essas fontes sistematicamente é essencial para atingir os níveis de precisão de 16 a 24 bits necessários em pesagem de precisão, aquisição de dados e interfaces de sensores.

Fontes-chave de não- linearidade

Injecção de carga e de mismatch capacitor

Os integradores de capacitores comutados dependem de razões precisas de capacitores. As tolerâncias de fabricação causam descompasso aleatório, levando a erros de ganho e não linearidade. A injeção de carga dos interruptores MOS distorce ainda mais a transferência de carga, especialmente quando as técnicas de correspondência de elementos dinâmicos (DEM) podem atenuar o descompasso, mas introduzem complexidade no domínio digital.

Amplificador Operacional Não-Linearidade

O amplificador operacional do integrador (op-amp) deve ter ganho de malha aberta extremamente alto e largura de banda suficiente para se estabelecer com precisão dentro de uma fase do relógio. O ganho de finito causa ganho de erro; a resistência à saída não linear produz distorção harmônica. Para projetos de alta linearidade, as op-amps são frequentemente projetadas com estruturas de aumento de ganho ou cascode, e técnicas de layout minimizam as capacitâncias parasitárias.

Não-Idealidades do Quantizador

Em moduladores de sigma-delta multibit, os comparadores internos do quantizador ou estágios de flash ADC sofrem de descompasso e histerese. Estas imperfeições criam zonas mortas ou tensões de limiar irregulares, introduzindo tanto erros de DNL e INL. Calibração de Offset e pré-amplificação ajudam a reduzir esses efeitos.

Referência de tensão e ruído de fornecimento

Os trilhos internos de referência e alimentação da ADC devem ser excepcionalmente limpos. Ondulação ou deriva térmica na referência traduz diretamente para ganhar erros e distorção. Reguladores de baixo ruído dedicados, redes de dissociação e anéis de guarda são práticas padrão.

Estratégias para melhorar a linearidade

1. Técnicas Diter

Dither envolve adicionar um sinal aleatório pequeno e não correlacionado (normalmente no nível LSB) antes do quantizador. Ele decorrela o erro de quantização da entrada, quebrando tons inativos e reduzindo a distorção harmônica. Dither pode ser analógico — injetado através de uma fonte aleatória precisa de corrente — ou digital, onde uma sequência pseudo- aleatória é adicionada à saída do quantizador e subtraída mais tarde. O trade-off é um ligeiro aumento no chão de ruído, mas a melhoria da linearidade é muitas vezes dramática. Para moduladores de alta ordem, dither cuidadosamente moldado pode minimizar a penalidade de ruído enquanto suprime tons.

2. Calibração e Correção Digital

A calibração digital compensa as não-idealidades analógicas, ajustando os coeficientes ou os termos de correção em tempo real. Duas abordagens comuns são:

  • Calibração de primeiro plano – Realizada durante o arranque ou o modo inactivo, é aplicado um sinal de ensaio conhecido e o desvio é medido para calcular os parâmetros de correcção.
  • Calibração de fundo – Ajusta continuamente os parâmetros durante a operação normal usando correlação ou injeção de um pequeno tom piloto. Calibração de fundo é essencial para aplicações que exigem precisão ininterrupta sobre a temperatura e envelhecimento.

Algoritmos de correção digital também podem compensar o descompasso do capacitor armazenando pesos medidos e aplicando uma correção tipo FIR após o filtro de decimação. Para leitura adicional sobre calibração digital em ADCs sigma-delta, consulte o artigo técnico Analog Devices on califation techniques.

3. Melhorias de topologia moduladora

Forma de ruído de ordem mais alta

Aumentar a ordem moduladora faz com que o ruído de quantização saia da faixa de interesse, reduzindo o erro na banda e a necessidade de componentes analógicos extremamente lineares. No entanto, a estabilidade torna-se mais desafiadora. As topologias Cascade (MASH) distribuem o ruído de quantização por várias alças e os recombinam digitalmente, alcançando uma excelente linearidade sem preocupações de estabilidade.

Quantizadores Multibits

Substituir um quantizador de um único bits com um quantizador multibit (por exemplo, 3 bits ou 4 bits) reduz o tamanho do passo de quantização e melhora inerentemente a linearidade, diminuindo a amplitude do erro de quantização. O trade-off é que o DAC interno no caminho de feedback deve ser extremamente linear. Os algoritmos de correspondência de elementos dinâmicos (DEM) ou de média ponderada em dados (DWA) são usados para moldar o erro de descompasso do DAC, fazendo- o comportar- se como um elemento de alta linearidade.

Topologias de Feedforward vs. Feedback

As arquiteturas de feedforward reduzem o balanço do sinal nas saídas do integrador, diminuindo a distorção da não linearidade do op-amp. As topologias de feedback oferecem uma melhor estabilidade inerente, mas requerem oscilações maiores do sinal. Selecionar a topologia correta para a linearidade necessária e SNR é uma decisão de design crítica.

4. Otimizações de nível de circuito

No nível do transistor, várias técnicas aumentam a linearidade:

  • Comutadores com sistema de pressão – Mantenha tensão constante de fonte de entrada durante a amostragem, reduzindo a variação da resistência ao interruptor e a injeção de carga.
  • Intensificação de ganho em op-amps – Aumenta o ganho de loop aberto para reduzir o erro de ganho e melhorar a linearidade de fixação.
  • Estabilização do modo comum de feedback (CMFB) – Garante que a tensão de saída do integrador se mantém estável, evitando distorções.
  • Simetria de Layout – Arrays de capacitores e caminhos de sinais diferenciais correspondentes minimizam deslocamentos sistemáticos e descompassos.

5. Considerações de Nível de Sistema

Linearidade não é um problema puramente analógico; o design do sistema desempenha um papel importante.

  • Rejeição de jitter de bloqueio – Use PLLs de baixa agitação ou osciladores de cristal externos. Os moduladores Sigma-delta são sensíveis ao jitter de relógio porque introduz incerteza de amostragem.
  • Isolação de alimentação – Trilhos de alimentação analógicos e digitais separados com contas de ferrita e reguladores de baixa desmancha (LDOs).
  • Gestão térmica – Os gradientes de temperatura através do chip causam desvio de descompasso. Distribuição uniforme de temperatura e sensores de temperatura on-chip permitem compensação.
  • Práticas recomendadas por layout – Evite rotear sinais digitais perto de nós analógicos sensíveis. Use anéis de proteção e N-wells profundos para isolar o ruído do substrato.

Técnicas avançadas: correspondência de elementos dinâmicos e média de peso de dados

Para os ADCs multibit sigma- delta, a linearidade do DAC é frequentemente o gargalo. A correspondência de elementos dinâmicos (DEM) gira o uso de elementos DAC (fontes atuais ou capacitores) para que os erros de descompasso sejam convertidos em ruído de banda larga em vez de distorção harmônica. A média ponderada em dados (DWA) é um algoritmo DEM popular que usa a saída do quantizador para selecionar elementos de tal forma que o erro de descompasso seja em primeira ordem, empurrando- o para longe da banda base. A DWA pode melhorar drasticamente a linearidade sem adicionar recursos digitais significativos. Este artigo IEEE sobre DWA fornece uma base teórica detalhada e análise de desempenho. Outra técnica avançada é o uso da rotação de elementos com um DEM aleatório inicial ou estruturado em árvore, o que reduz ainda mais o efeito de descompasso de elementos.

Conclusão

A obtenção de alta linearidade em ADCs sigma-delta para aplicações de alta precisão requer uma abordagem multifacetada. Aumentar a ordem moduladora, empregando quantificadores multibits com algoritmos DEM, adicionando dither, implementando calibração digital e otimizando circuitos analógicos todos contribuem para reduzir a distorção e melhorar a precisão INL/DNL. Medidas de nível de sistema, tais como relógios de baixa tensão, fontes de energia limpas e layout cuidadoso são igualmente essenciais. Nenhuma técnica única é suficiente; os melhores resultados vêm da combinação dessas estratégias em um design equilibrado. Para engenheiros visando 16 bits + de precisão em ambientes exigentes, dominar esses métodos de linearidade-enhanceamento é um pré-requisito. Como o encolher de nós de processo e taxas de dados aumentam, a inovação contínua na calibração e correção digital irá empurrar a linearidade sigma-delta ainda mais. Para um mergulho mais profundo em implementação prática, consulte a nota TI sobre a otimização linearidade sigma-delta ADC[FT:1] e Maximim]