A concepção de roteamento de sinal de alta velocidade em placas de circuito impresso multicamadas (PCBs) é uma das tarefas mais exigentes na eletrônica moderna. À medida que as frequências de relógio aumentam e aumentam os tempos de aumento diminuem, mesmo as pequenas imperfeições de layout podem degradar a integridade do sinal, aumentar a interferência eletromagnética (EMI) e causar falhas no sistema.Este artigo fornece um conjunto abrangente de estratégias – desde a disciplina de layout fundamental até técnicas avançadas de simulação – que permitem aos engenheiros otimizar o roteamento de sinal de alta velocidade em placas de múltiplas camadas. O objetivo é produzir projetos confiáveis, prontos para a produção, que atendam às margens de tempo, metas de impedância e limites de emissão regulatórios.

Fundamentos das Estruturas de PCB Multi-Layer

Um PCB multicamadas compreende camadas alternadas de cobre condutor e materiais dielétricos isolantes, laminados juntos sob calor e pressão. O número de camadas normalmente varia de quatro a mais de trinta, dependendo dos requisitos de densidade e desempenho. Cada camada serve uma função específica: roteamento de sinal, distribuição de energia ou referência de solo. O arranjo dessas camadas — o empilhamento — influencia diretamente a qualidade do sinal.

Os sinais de alta velocidade requerem linhas de transmissão de impedância controladas. A impedância de um traço depende da sua largura, da sua distância ao plano de referência mais próximo e da constante dielétrica do material circundante. Numa placa de várias camadas, o plano de referência é geralmente um solo sólido ou plano de potência numa camada adjacente. Manter uma impedância consistente em toda a rota é essencial para minimizar as reflexões, que causam erros de timing e timing.

Para entender por que placas de várias camadas são preferidas para design de alta velocidade, considere o caminho de retorno atual. Em altas frequências, o sinal retorna correntes flui no plano imediatamente abaixo do traço de sinal, seguindo o mesmo caminho, mas na direção oposta. Esta proximidade minimiza a área de loop e reduz as emissões irradiadas. Sem um plano de referência contínuo, a corrente de retorno deve encontrar caminhos alternativos, criando grandes loops que irradiam EMI e degradam a qualidade do sinal. A construção de várias camadas com planos de terra dedicados garante baixas impedância, caminhos de retorno contínuos.

Escolher o número certo de camadas

O número de camadas deve ser conduzido por densidade de roteamento, velocidade do sinal e necessidade de integridade de energia. Uma placa de quatro camadas com um plano de terra e um plano de potência pode suportar projetos de velocidade moderada (por exemplo, 100 MHz-1 GHz) se forem seguidas práticas de roteamento cuidadosas. Para sinais acima de 1 GHz ou para o ventoamento denso da BGA, seis ou mais camadas são típicas, com vários planos de terra para reduzir o intercalar e fornecer caminhos de retorno limpos. Cada plano de terra adicional reduz a indução de loop de via transições e ajuda a proteger sinais sensíveis.

As configurações comuns de empilhamento incluem:

  • 4-camada: Topo (sinal), terra, potência, fundo (sinal). Adequado para projetos de velocidade baixa a média.
  • 6-camada:] Sinal, terra, sinal, potência, terra, sinal. Fornece duas camadas de sinal enterradas entre os planos para um melhor isolamento.
  • 8-camada ou mais: Vários planos terrestres, planos de potência dedicados e várias camadas de sinal, frequentemente utilizados para sistemas digitais de alta velocidade, como memória DDR ou Gigabit Ethernet.

Os engenheiros devem trabalhar com o fabricante de PCB no início do projeto para confirmar que o empilhamento atende às metas de impedância e capacidades de fabricação. As normas IPC[] (particularmente IPC-2141A e IPC-2252) fornecem diretrizes valiosas para o projeto e medição de impedância controlada.

Planejamento Estratégico para Roteamento de Alta Velocidade

A otimização começa antes de um único traço ser desenhado. O roteamento de alta velocidade bem sucedido requer uma estratégia de topo para baixo que inclui a colocação de componentes, atribuição de camadas e ordem de roteamento. Os seguintes princípios aplicam-se independentemente do tipo de sinal.

Priorizar rotas curtas e diretas

Cada milímetro de traços adiciona atraso, atenuação e potencial acoplamento de ruído. Redes de alta velocidade, como relógios, pares diferenciais e linhas de dados de memória, devem ser roteadas o mais curto e reto possível. Evite meandros desnecessários; se for necessário combinar comprimento (por exemplo, para módulos DDR), adicione segmentos de serpentina apenas em áreas de baixa velocidade ou menos críticas. O caminho mais curto minimiza o atraso de propagação e reduz o risco de degradação de sinal de perdas dielétricas.

Otimização da Pilha de Camada

A pilha de camadas é a base da integridade do sinal. Para sinais de alta velocidade, coloque- os em camadas imediatamente adjacentes a um plano sólido de terra. Esta configuração, chamada de micro- pista (camada exterior) ou stripline (camada interior), fornece um acoplamento apertado e impedância previsível. Evite rotear sinais de alta velocidade em camadas próximas a um plano de potência se esse plano for segmentado ou barulhento; em vez disso, use os planos de terra como referência. Para placas de sinal misto, particione o empilhamento de modo que as seções analógicas e digitais tenham ilhas terrestres separadas que se conectam em um único ponto para evitar loops de terra.

Uma pilha bem projetada usa construção simétrica para evitar a Warpage durante a fabricação. Por exemplo, uma placa de seis camadas pode ter o seguinte arranjo simétrico: sinal (top), terra, sinal, terra, sinal (bottom). As duas camadas de sinal interno são sanduíches entre os planos de terra, oferecendo excelente blindagem para as redes mais críticas.

Uso eficaz de aviões terrestres

Um plano de terra contínuo e ininterrupto é indiscutivelmente o elemento mais importante no projeto de PCB de alta velocidade. Os planos de terra servem a vários propósitos:

  • Fornecer um caminho de retorno de baixa impedância para sinais de alta frequência.
  • Reduzir a área de loop e emissões irradiadas.
  • Aja como um escudo entre as camadas de sinal adjacentes.
  • Dissipar o calor dos componentes.

Nunca divida um plano de terra por baixo de traços de alta velocidade. Se os planos de separação são inevitáveis (por exemplo, para isolamento galvânico), o sinal deve ser encaminhado através de uma ponte ou através de um par diferencial que mantenha o caminho de retorno. Na prática, é melhor manter um plano de terra único para todos os sinais digitais e analógicos e usar a separação física (gaps de ar) na colocação do componente, em vez de dividir o próprio plano.

Impedância Controlada

Para sinais de alta velocidade, a impedância característica deve corresponder à impedância de origem e carga, tipicamente 50 ē uni ou 100 ‡ diferencial. A impedância controlada de projeto envolve a fixação da largura do traço, espessura do traço e espessura dielétrica ao plano de referência. A fórmula para uma linha de microstrip é:

Z0 = (87 / √(εr + 1.41)) * ln(5.98h / (0.8w + t))

onde h é a altura dielétrica, w[ é a largura do traço, t[ é a espessura do traço, e εr[ é a permissividade relativa. Os fabricantes fornecem dados de controle de impedância baseados nos seus materiais; sempre solicitam um cupom de teste de impedância controlada no tabuleiro e especificam a impedância-alvo nas notas de fabricação. Use ferramentas de simulação para verificar se o empilhamento escolhido irá atingir a impedância desejada com tolerâncias de processo.

Regras de Roteamento para Redes de Alta Velocidade

Uma vez definidos o empilhamento e a impedância, devem ser aplicadas regras específicas de roteamento para manter a qualidade do sinal. As seguintes diretrizes se aplicam a todas as redes de alta velocidade, com especial atenção para pares diferenciais, relógios e ônibus.

Rastrear o Espaço e a Prevenção de Intertalk

O Crosstalk ocorre quando campos eletromagnéticos de um traço induzem tensão em um traço adjacente. O acoplamento é capacitivo (campo elétrico) e indutivo (campo magnético). Para minimizar o intercalado, mantenha a separação entre traços de pelo menos três vezes a altura dielétrica acima do plano de referência (3× regra). Para sinais críticos, aumente o espaçamento para 5× ou 10×. Além disso, evite correr traços paralelos de alta velocidade para longas distâncias. Se o paralelismo for inevitável, insira um traço de solo entre eles.

Para ônibus que operam em altas taxas de dados (por exemplo, DDR4, LVDS), agrupar sinais relacionados na mesma camada e atribuir-lhes um plano de terra dedicado por baixo. Esta técnica, conhecida como "roteamento sobre um solo sólido", limita os campos e reduz o cruzamento entre os grupos.

Via Minimização e Otimização

Cada via introduz indutância parasitária e capacitância que degrada a qualidade do sinal. A via indutância é proporcional ao seu comprimento (a distância entre camadas) e inversamente relacionada ao diâmetro via. Um orifício típico via em uma placa multi-camadas adiciona cerca de 1-2 nH de indutância e 0,3–0,5 pF de capacitância. Em frequências acima de 1 GHz, esses parasitas podem causar descontinuidades significativas de impedância e perda de retorno.

Para minimizar o impacto:

  • Use o número mínimo de vias: Rota sinais críticos em uma camada, se possível.
  • Mantenha-se por curtos períodos de comprimento: Retrorreboque não utilizado através de barris ou use via enterrada/cego para transições entre camadas adjacentes.
  • Localize o terreno vias próximo do sinal vias: Para pares diferenciais, coloque o terreno vias adjacentes ao sinal vias para fornecer um caminho de retorno de baixa indutância. Isto é chamado de "via costura".
  • Optimizar via geometria:] Aumentar o tamanho da placa e a folga anti-pad para ajustar a impedância. Alguns projetos avançados usam microvias ou via laser-driled para sinais de ultra-alta velocidade.

Roteamento de par diferencial

A sinalização diferencial é amplamente utilizada em interfaces de alta velocidade (USB, HDMI, PCIe, Ethernet) porque oferece maior imunidade de ruído e EMI mais baixa. Os dois traços do par devem ser encaminhados com igual comprimento e impedância combinada. Regras de roteamento chave para pares diferenciais:

  • ] Comprimento igual: O descompasso de comprimento causa inclinação, o que reduz a rejeição do modo comum. Mantenha o descompasso dentro de 1/10 do tempo de elevação do sinal (por exemplo, 5 ps descompasso para um tempo de aumento de 50 ps).
  • Espaçamento de conteúdo: O intervalo entre o par determina a impedância diferencial. Mantenha um intervalo constante ao longo de toda a rota. Evite mudar de camadas, se possível; uma via de transição pode interromper o acoplamento.
  • Minimizar curvas: Usar arcos suaves ou cantos chamfered em vez de 90° curvas. Cada curva cria uma descontinuidade impedância e aumenta o comprimento de descompasso.
  • Separação de outros sinais: Mantenha pelo menos 5× a altura dielétrica entre um par diferencial e outras redes para evitar acoplamento.

Para desenhos que exigem ajuste de comprimento (por exemplo, seções serpentinas para alinhamento de tempo), adicione a serpentina na área onde o par é menos crítico, como perto da fonte ou destino, e mantenha as curvas gradualmente. O comprimento adicionado deve ser idêntico para ambos os traços.

Ônibus de manuseio: Dados, Endereço e Relógio

Os ônibus como memória DDR ou ônibus paralelos requerem um alinhamento de temporização cuidadoso entre várias redes. Além de correspondência de comprimento, considere o seguinte:

  • Os sinais de bloqueio devem ser isolados das linhas de dados para evitar o cruzamento. Os relógios de rota na camada adjacente ao solo, com as suas próprias vias de terra em cada extremidade. Mantenha os vestígios de relógio de pelo menos 20 mil de outras redes.
  • Tamanho do grupo de dados correspondente:] Todos os sinais em uma faixa de byte devem ter atrasos de propagação correspondentes. Use roteamento serpentino para adicionar atraso onde necessário, mas coloque serpentinas longe das extremidades para evitar transições de impedância aguda.
  • Termination: Resistores de série, resistências paralelas ou terminações activas podem ser necessários para corresponder à impedância e absorver reflexos. Coloque-os o mais próximo possível do condutor ou receptor.

Técnicas avançadas para projetos extremamente de alta velocidade

Para sinais acima de 10 Gbps ou para aplicações RF, perdas dielétricas padrão FR-4 tornam-se inaceitáveis. Nessas velocidades, o designer deve adotar materiais e técnicas avançadas.

Materiais Dielétricos de Baixa Perda

FR-4 tem um alto fator de dissipação (tan δ . 0,02) que causa atenuação significativa em frequências multi-GHz. Materiais alternativos, como Rogers RO4000 série, Isola IS620, ou Panasonic Megtron 6 oferecem menor perda (tan δ < 0,005) e constantes dielétricas mais estáveis. Estes materiais são frequentemente usados para backplanes de alta velocidade, placas RF, e circuitos de microondas. O tradeoff é maior custo e potencialmente diferentes requisitos de processamento, por isso consulte o fabricante precocemente.

Combinação de comprimento de serpentina e trombone

Quando as exigências de correspondência de comprimento excederem o espaço disponível, são usados traços serpentinos (padrão de reversão) ou layouts de trombone (extendendo o traço para fora e para trás). Regras de desenho importantes para as seções serpentina:

  • Manter a amplitude pequena (menos de 20 milhões) e o passo (espaçamento centro-centro) pelo menos 3 vezes a largura do traço para evitar o acoplamento mútuo dentro da serpentina.
  • Use segmentos suficientes para alcançar o atraso necessário sem exceder a tolerância à impedância. Cada curva de 90° contribui para um ligeiro aumento de capacitância.
  • Para pares diferenciais, adicione serpentina a ambos os traços simétricamente, ou apenas ao traço mais curto, garantindo que o comprimento adicionado é idêntico.

Considerações sobre a integridade do poder

As correntes de comutação de alta velocidade criam ruído nas redes de distribuição de energia (PDN). Uma grande corrente transitória extraída da fonte de alimentação pode causar queda de tensão e jitter. Para atenuar isto, use planos de potência dedicados com condensadores de dissociação múltiplos colocados perto de pinos de energia. Os capacitores devem ter uma indutância de série baixa equivalente (ESL) e ser dispostos para atingir intervalos de frequência específicos. A simulação da impedância PDN usando SPICE ou resolveres electromagnéticos é recomendada para desenhos acima de 1 GHz. Por exemplo, Ansys SIwave[] pode modelar ressonâncias de planos de potência e densidade atual.

Voltar por Stitching

Sempre que um sinal de alta velocidade muda de camadas através de um sinal, a corrente de retorno também deve alternar planos de referência. Se um solo não for colocado próximo (normalmente dentro de 100 milhões) do sinal através, a corrente de retorno irá encontrar um caminho mais longo através da capacitância plano-plano, criando uma malha que irradia EMI e degrada a qualidade do sinal. A solução é colocar um terreno através adjacente ao sinal através - muitas vezes ao lado dele (através da mesma almofada térmica, se possível). Para pares diferenciais, coloque pelo menos dois pisos simétricomente em torno do sinal via. Esta técnica é conhecida como via costura ou por blindagem.

Simulação, Validação e Teste

Mesmo as diretrizes de roteamento mais meticulosas não podem garantir um projeto de trabalho sem simulação e testes físicos. As seguintes ferramentas e métodos são padrão no desenvolvimento de PCB de alta velocidade.

Simulação Pré- Layout

Na fase de conceito, simular todo o caminho do sinal - driver, traço PCB, via modelo e receptor - usando um simulador de circuito (por exemplo, HyperLynx, ADS ou SPICE). Esta simulação pode revelar impedâncias, níveis de interstalk e margens de tempo. Ajuste as larguras de traçado, empilhamento e valores de terminação antes de se comprometer com o layout.

Simulação Pós- Layout

Após o roteamento, extraa a geometria do PCB e gere um modelo eletromagnético 3D de redes críticas. Os resolvedores de ondas completas (por exemplo, HFSS, CST ou SIwave) fornecem resultados precisos para parâmetros-s, diagramas de olhos e respostas de reflectometria de domínio-tempo (TDR). Procure por saltos de impedância ou picos, toque excessivo e fechamento ocular. Itere no layout até que o padrão de olhos simulado encontre a máscara necessária.

Fabricação e ensaio

Solicitar cupons de teste de impedância no painel do fabricante PCB. Use um reflectômetro de domínio temporal para medir a impedância real desses cupons e correlacionar com o projeto. Após a montagem, realizar testes de sinal de alta velocidade com um osciloscópio e sonda ativa, verificando tempos de aumento, sobreposição e jitter. Se possível, medir emissões irradiadas em uma câmara semi-anecóica para confirmar a conformidade com o EMI.

Uma compreensão completa desses métodos de teste é essencial. Recursos como o IEEE fornecem trabalhos sobre técnicas de medição de alta velocidade. Além disso, manuais de referência de projeto de FPGA e fornecedores de memória muitas vezes contêm layouts de exemplo e dados de simulação que são inestimáveis para a implementação do mundo real.

Conclusão

Otimizar o roteamento de sinais de alta velocidade em placas de várias camadas requer uma abordagem disciplinada que começa com planejamento de empilhamento e continua através de simulação e teste. Ao priorizar rotas curtas e diretas, manter planos contínuos de terra, controlar impedância e minimizar por descontinuidades, os engenheiros podem alcançar excelente integridade de sinal mesmo em velocidades multi-gigabit. Técnicas avançadas como materiais de baixa perda, disciplina diferencial de pares e simulação de integridade de energia estendem ainda mais os limites de desempenho.O investimento em design e validação cuidadosos compensa o sucesso de primeira passagem e produtos finais confiáveis. À medida que as taxas de dados continuam a subir, dominar essas estratégias não se torna apenas uma vantagem, mas uma necessidade.