Introdução: O papel crítico da via Fan-Out no design de PCB de alta densidade

Os modernos dispositivos eletrônicos exigem funcionalidades cada vez maiores em fatores de forma mais pequena, conduzindo a adoção de pacotes de chip de alta densidade, como arrays de grade de esferas (BGAs), pacotes sem chumbo plano (QFN) e módulos de sistema em pacote (SiP). O sucesso desses projetos depende da capacidade de direcionar eficientemente sinais de pinos de pacotes densamente embalados para as camadas internas de uma placa de circuito impresso (PCB). Este desafio de roteamento é enfrentado através de através de fan-out - a colocação estratégica, dimensionamento e conexão de vias que distribuem sinais elétricos da pegada do componente aos traços e planos da placa. Otimizado via fan-out impacta diretamente a integridade do sinal, a entrega de energia, o desempenho térmico e o rendimento de fabricação. Quando mal feito, isso leva a descontinuidades de impedância, intercalações cruzadas, aumento de efeitos paras e possíveis falhas de fabricação. Este artigo fornece diretrizes autoritárias e prontas para a elaboração de fan-outs de PCB para pacotes de alta densidade, abrangendo, abrangendo tipos fundamentais, através de técnicas, aplicações, e possíveis de

Fundamentos da Via Fan-Out em Designs de Alta Densidade

Através de uma saída de ventoinha, refere-se ao padrão de vias usadas para escapar de sinais de um componente de alta contagem de pino, tipicamente um BGA, para os canais de roteamento de PCB. Nos desenhos de interconexão de alta densidade (HDI), o campo entre almofadas de componentes pode ser tão pequeno quanto 0,4 mm ou menos, deixando espaço mínimo para as vias de roteamento de furos. O padrão de saída de ventiladores deve equilibrar vários requisitos concorrentes: vias suficientes para lidar com conexões de I/O e de energia/terra, folga suficiente para a fabricação e impedância controlada para preservar a qualidade do sinal. Os desafios primários incluem densidade de roteamento (quantos sinais podem ser escapados por camada), controle de impedância suficiente para a fabricação e a manutenção da qualidade do sinal.

Compreender Via Parasitics na Fan-Out

Cada via introduz capacitância parasitária, indutância e resistência que degradam sinais de alta velocidade. O efeito de stub - a porção não utilizada de um furo via além da camada alvo - cria nulos ressonantes em determinadas frequências. Em projetos de saída de ventiladores, minimizar o comprimento do stub através de atribuição cuidadosa de camadas ou retrorrefuração é essencial para manter a integridade do sinal acima de 10 Gbps. Além disso, a transição do pack de embalagem para o barril introduz uma descontinuidade de impedância que deve ser gerenciada através de ajuste de tamanho do pad, desobstrução antipad e camadas de referência planas.

Tipos de Vias e seus papéis em Fan-Out

Escolher o correto através da tecnologia é a base de um design eficiente de fan-out. Cada tipo de via oferece um trade-off diferente entre densidade de roteamento, custo e desempenho elétrico.

Vias de Perfuração

Vias de furo são a opção mais simples e econômica, mas consomem espaço em todas as camadas e criam longas barras. São aceitáveis para pacotes de baixa densidade com pitches acima de 1 mm. Para pacotes de alta densidade, vias de furo são normalmente usados apenas para conexões de energia e terra ou como parte de um arranjo via-in-pad com enchimento e tampa de resina.

Microvias

Microvias são furos perfurados a laser com diâmetros tipicamente de 0,1 mm a 0,2 mm e proporções de aspecto até 1:1. São formados por laminação camada-a-camada em processos de acumulação sequencial (SBU). Microvias são os cavalos de trabalho do ventilador de IDH porque permitem que via seja colocado diretamente dentro do pitch de almofada BGA. Eles podem ser empilhados ou escalonados para criar camadas de interconexão sem consumir canais de roteamento em camadas internas.

Vias Cegas e Enterradas

Vias cegas conectam uma camada externa a uma ou mais camadas internas sem passar por toda a placa. Vias enterradas conectam apenas camadas internas e são invisíveis da superfície. Estes tipos permitem padrões complexos de saída de fãs onde as camadas externas são reservadas para fuga de BGA de ponta fina e camadas internas manuseiam traços mais longos. Combinando cegos, enterrados e microvias permite um design de saída de fãs para alcançar alta densidade de componentes sem comprometer caminhos de sinal.

Tecnologia via-em-Pad

Colocar um via diretamente dentro de um bloco de componentes – conhecido como via-in-pad – salva espaço de roteamento adicional, mas requer um controle cuidadoso do processo. O via deve ser preenchido com uma epóxi não condutiva (ou fechada em cobre) e depois banhada para criar uma superfície plana e soldada. Via-in-pad é essencial para PIGs de pitch fino abaixo de 0,65 mm, onde não há espaço para padrões convencionais de ventiladores de ossos de cães.

Diretrizes de projeto para otimizado via Fan-Out

As seguintes diretrizes são derivadas das melhores práticas da indústria, padrões IPC e resultados empíricos de projetos de PCB de alta velocidade. A aplicação delas garante sistematicamente desempenho elétrico robusto e altos rendimentos de fabricação.

1. Minimizar as Dimensões e o Pitch

A redução do diâmetro e do tamanho da almofada aumenta os canais de roteamento disponíveis entre via. Para os desenhos de IDH, ]microvias com diâmetro de almofada de 0,1 mm (4 milhões) e 0,3 mm (12 milhões) de captura são comuns. Contudo, menores via aumentam a proporção de aspecto e podem requerer uma perfuração a laser mais avançada. Consulte sempre a matriz de capacidade do fabricante de PCB antes de selecionar o mínimo através de tamanhos. Uma regra prática: use o maior via que ainda permite o número de linhas de saída de ventiladores para o seu campo de embalagem.

Para um Pitch de 0,5 mm BGA, um via pad de 0,3 mm deixa apenas 0,2 mm para o traço, o que é apertado, mas viável com tolerâncias modernas de etching.

2. Via Estratégica de Colocação para Integridade de Sinal

Coloque as vias o mais perto possível das almofadas de pacote para minimizar o comprimento do stub. Para pares diferenciais de alta velocidade, mantenha as saídas simétricas e combine com o comprimento de cada caminho do sinal. Return vias[ (também chamado de stitching vias) deve acompanhar o sinal via sempre que o sinal muda de planos de referência; estas vias de terra fornecem um caminho de baixa impedância para correntes de retorno e reduzir EMI. Na entrega de energia, coloque múltiplas vias pequenas em paralelo para diminuir o circuito indutivo para reguladores de tensão de núcleo. Evite rotear traços de alta velocidade diretamente sobre as zonas anti-adesenho anti-padrapazes – mantenha pelo menos três vezes o espaçamento dielétrico das folgas de plano adjacentes.

3. Gerenciar Via Capacitância e Indutância

A capacitância parasitária de um via é determinada pelo tamanho da almofada, diâmetro do antipad e espessura dielétrica. Para reduzi- lo, aumente a depuração do antipad, mas não além do ponto em que o plano é excessivamente perfurado. A indutância pode ser reduzida usando múltiplos via em paralelo para conexões de potência/terra. Para redes críticas de alta velocidade, considere retrorredução ] através do furo via stubs para eliminar frequências de ressonância. Em simulação, uma microvia única de 0,2 mm contribui com aproximadamente 0,3 pF capacitância e 0,5 nH indutância; empilhando duas microvias aproximadamente duplica esses valores.

Use solutores de campo 2.5D ou 3D para modelar a transição exata para o seu empilhamento.

4. Use via-em-Pad Sparingly, mas Effetivamente

Via-in-pad é poderoso, mas caro. Reserve-o para pacotes com pitch <0.65 mm where dog-bone patterns are impossible. When used, ensure the via is completely filled with a low-CTE epoxy and plated flat to prevent solder voids and tombstoning. Some manufacturers recommend cheio e cappado vias com um acabamento de níquel/ouro para solda direta. Evite colocar componentes sensíveis ao calor diretamente sobre não preenchido via-in-pads, como solda pode entrar na via durante o refluxo.

5. Otimizar o Stackup da Camada e pela atribuição

Atribuir tipos a camadas específicas para simplificar a saída de fãs. Um empilhamento típico de fãs de HDI BGA pode parecer: camada superior (L1) com microvias para L2, L2 plano/potência, sinal L3, plano L4, sinal L5, plano L6, sinal L6, microvias de fundo L8 (para HDI simétrico). Cada par de camadas pode escapar de um novo anel de bolas de BGA. O número de camadas necessárias é aproximadamente o dobro do número de filas de fãs. Para uma BGA de campo de 0,8 mm com 500 I/O, seis a oito camadas com duas etapas de compilação sequenciais são típicas. Use um padrão como "estaggered" ou "centred" dependendo da densidade de roteamento; estagnated cria mais espaço para traços entre via adjacentes.

6. Conta para a Gestão Termal

Componentes de alta corrente e alta potência requerem via térmica para conduzir calor do pacote para planos internos de cobre. Para pacotes QFN com uma almofada exposta, coloque uma grade de pequenas vias térmicas (0,3 mm de diâmetro com passo de 1,0 mm) diretamente sob a almofada. Conecte esses vias para grandes vazamentos de cobre em camadas internas. Use uma combinação de furos e enterrados através de matrizes para ICs dissipando mais de 2 W. Certifique-se de que as vias térmicas não são colocadas no centro de regiões de ventilação de sinal onde eles poderiam bloquear traços críticos.

Simulação e verificação de projetos via Fan-Out

Antes de se comprometer com a fabricação, verifique seu projeto de saída de ventiladores usando ] ferramentas de simulação eletromagnética[. Solucionadores de campo 2.5D (por exemplo, Keysight ADS, Cadence Sigrity, Ansys SIwave) podem modelar com precisão através de transições até 40 Gbps. As métricas-chave para extrair incluem perda de inserção (S21), perda de retorno (S11) e impedância de domínio temporal (TDR). Simule o pior caso via stub; se a frequência de ressonância cai dentro de sua largura de banda de sinal, retrorreboque ou use via blind. Também verifique o cruzamento entre a via de saída de ventilador adjacentes – mantenha o acoplamento abaixo de -40 dB para pares diferenciais.

As simulações de integridade de energia devem verificar se através de arrays produzem uma resistência DC abaixo de 10 m

Restrições à fabricação e projeto para fabricação (DFM)

Otimização não significa nada se o projeto não puder ser construído de forma confiável. Adequar às seguintes diretrizes DFM, referenciando IPC-6012C[ (especificação de qualificação e desempenho para PCB rígidos) e IPC-2315 (guia de projeto HDI).

Parâmetros DFM chave para via Ventilação

  • Diâmetro mínimo da broca:] Para via de orifícios, 0,2 mm; para microvias, 0,075 mm (3 mil) com relação de aspecto ≤1:1.
  • Anel anular mínimo: Classe 2: 0,05 mm; Classe 3: 0,1 mm.
  • Espaço Via-a-via: Pelo menos 0,2 mm para furos, 0,1 mm para microvias (dependendo do fabricante).
  • Tolerância de registro: As etapas de laminação sequencial introduzem erro de alinhamento de ±0,05 mm; microvias de pilha com cuidado.
  • Materiais de enchimento de Via:] O enchimento de epóxi não condutor deve ser isento de vazios e planor até ±0,013 mm.
  • Espessura do revestimento de cobre: Mínimo de 20 μm (0,8 mil) em via de orifício para a classe 2.

Envie o projeto de fan-out para o fabricante para uma revisão DFM no início do processo. A maioria dos fabricantes de PCB fornece análise DFM gratuita (por exemplo, Circuitos Sierra DFM] ou Eurocircuits DFM[]) que destaca problemas potenciais como criação de lingotes, anel anular insuficiente, ou violações via-in-pad. Ajuste o padrão de fan-out em conformidade para evitar desenhos raspados.

Verificação de regras de projeto (DRC) para a saída de ventiladores

Configure RDCs na sua ferramenta EDA especificamente para a região de saída do ventilador: desobstrução mínima via-a-página, desobstrução mínima de traçado-a-via (0,08 mm para o padrão, 0,06 mm para o HDI) e anel anular baseado no tamanho da broca. Use uma classe de restrição para cada tipo de rede (sinal, potência, terra) para atribuir diferentes tamanhos e valores anti-pad. Execute verificações em lote para os tocos – flague qualquer buraco através de que passe por mais de três camadas não utilizadas.

Técnicas avançadas de saída de ventiladores para densidade extrema

Para os níveis de embalagem abaixo de 0,4 mm ou contagens de E/S muito altas (acima de 1000), o ventilador padrão de IDH pode ser insuficiente. Considere estas técnicas avançadas:

Embalagem de Nível de Wafer (FOWLP)

O FOWLP redistribui almofadas de pacotes para uma área maior usando um processo de wafer moldado, depois se alastrando seletivamente para pilares de cobre. Esta técnica não é estritamente um ventilador PCB, mas está cada vez mais integrada em substratos de nível de módulo. Para os designers de PCB, entender o padrão de redistribuição da camada (RDL) ajuda a alinhar o roteamento de escape.

Skip Vias e Capacitores Enterrados

Os skip vias (também chamados de furo através de camadas de salto) permitem que um via bypass várias camadas e termina em uma camada mais profunda, reduzindo o comprimento do stub sem retrorrefuração. Alguns projetos de IDH usam componentes passivos incorporados (capacitores, resistências) dentro do PCB perto da região de saída do ventilador para melhorar a impedância PDN. Estes componentes são colocados durante o processo de laminação e conectados através de microvias.

Através da avalanche para canais de rastreamento aumentados

Em vez de alinhar vias em uma grade, escaloná- las em um padrão hexagonal (aproximado). Isto aumenta o número de traços que podem ser encaminhados entre vias em 15-20% em comparação com uma grade retangular. O trade-off é um ligeiro aumento nos cálculos de espaçamento via-traço.

Conclusão: Densidade de equilíbrio, desempenho e custo

Otimizado via fan-out é um problema de otimização multiobjetivo que requer uma compreensão profunda através de física, capacidades de fabricação e requisitos de sistema. Seguindo as diretrizes descritas neste artigo – minimizando via tamanho, colocando-os estrategicamente para integridade de sinal e potência, usando simulação precoce e realizando verificações DFM rigorosas – os engenheiros podem escapar de pacotes de chips de alta densidade de forma confiável, mantendo a qualidade do sinal e rendimentos de produção. A chave é que cada via é um compromisso: menor é melhor para densidade, mas mais difícil de fabricar; menos via reduz o custo, mas pode degradar o desempenho do PDN. Use uma abordagem sistemática e simulada, e sempre colabore com seu fabricante de PCB para definir a melhor estratégia de fan-out para seu pacote específico e aplicação.