A interferência eletromagnética (EMI) continua sendo um dos desafios mais persistentes e caros no design moderno da placa de circuito impresso. À medida que os sistemas digitais avançam para frequências mais altas, taxas mais rápidas de borda e orçamentos de energia mais apertados, a margem de erro no controle das emissões eletromagnéticas continua a diminuir. A EMI excessiva pode degradar a integridade do sinal, induzir erros de dados, causar falhas funcionais e impedir que um produto passe em testes de conformidade regulatória. Em vez de tratar a mitigação da EMI como um pós-pensamento ou depender apenas de blindagem pós-layout, os engenheiros estão adotando uma abordagem proativa e orientada para layout. Ao incorporar técnicas de supressão diretamente no empilhamento e estratégia de roteamento de PCB, os designers podem obter sinais mais limpos, emissões mais baixas e mais rápidas no mercado.

Este artigo explora um conjunto abrangente de métodos inovadores para reduzir a EMI na fase de layout, incluindo roteamento controlado de impedância, sinalização diferencial, otimização de planos terrestres, blindagem e estratégias avançadas de dissociação. Essas técnicas são baseadas na teoria de campo eletromagnético e validadas pela prática da indústria, tornando-as imediatamente aplicáveis a projetos do mundo real.

Compreender a interferência eletromagnética em PCB

A EMI é qualquer energia eletromagnética indesejada que se propaga de uma fonte e interrompe o funcionamento de um circuito de vítimas. Num PCB, a fonte é tipicamente um sinal digital de alta velocidade, um conversor de energia de comutação ou uma rede de distribuição de relógios. A interferência pode viajar através de caminhos conduzidos (através de vestígios de energia ou sinal) ou campos irradiados (através de estruturas de antenas não intencionais, tais como vestígios longos, via ou ligações de cabo).

O IME é geralmente categorizado em dois tipos:

  • Emissões radiadas – Energia eletromagnética indesejável que escapa do PCB e se propaga através da atmosfera. Estas emissões são medidas no campo mais distante e devem cumprir normas como a FCC Parte 15, CISPR 32 ou EN 55032.
  • Emissões induzidas – Energia indesejada que viaja ao longo de linhas de energia ou sinal de volta para a rede ou equipamento conectado. Estas são normalmente medidas na faixa de frequência de 150 kHz a 30 MHz.

Independentemente do caminho de acoplamento, a causa raiz da maioria dos EMI nos layouts de PCB é uma antena de loop não intencional formada por um traço de sinal e seu caminho de retorno. Quando a corrente de retorno é forçada a tomar uma rota mais longa ou menos direta, a área de loop aumenta, e a estrutura torna-se eficiente em campos eletromagnéticos irradiando. Portanto, minimizar a área de loop é o princípio mais eficaz para reduzir EMI.

Normas industriais como IPC-2251 e ANSI/IPC-2141 fornecem diretrizes para práticas de impedância controlada e layout PCB, mas o julgamento do engenheiro na implementação dessas diretrizes é o que diferencia um protótipo de trabalho de uma falha de emissão irradiada.

Roteamento de Impedância Controlada

Manter uma impedância característica consistente ao longo de cada traço de sinal de alta velocidade é fundamental para a redução da EMI. Quando a impedância de um traço muda, uma parte da energia do sinal é refletida de volta para a fonte. Estas reflexões criam ondas permanentes, sobreposição e toque, todas as quais geram conteúdo harmônico em frequências muito acima da taxa de relógio fundamental. Esta energia harmônica é o principal contribuinte para emissões irradiadas na faixa de 30 MHz a 1 GHz.

Desenho em Stackup para Controle de Impedância

A impedância controlada começa com o empilhamento. Uma placa típica de quatro camadas atribui as camadas superior e inferior como camadas de sinal e as camadas internas como um plano de potência e um plano de terra. Para seis ou mais camadas, vários planos de terra e camadas de energia dedicadas proporcionam um melhor controle. Os parâmetros principais são:

  • Constante dielétrica (Dk)] dos materiais pré-preparados e do núcleo. FR-4 tem um Dk de aproximadamente 4,2 a 1 MHz, mas este valor diminui com frequência. Usando um material consistente de um fornecedor respeitável reduz a variação de impedância.
  • Largura da pista e Espessura do cobre. Um traço mais largo diminui a impedância característica; um traço mais estreito aumenta-a. A maioria das calculadoras de impedância espera um alvo de 50 ±10% ohms para traços de um único fim e 90–100 ohms para pares diferenciais.
  • Altura dielétrica entre a camada de sinal e o plano de referência mais próximo. Dielétricos finos produzem menor impedância e acoplamento mais apertado ao plano de retorno, o que reduz a área de laço.

Ao encaminhar traços controlados por impedância, evite mudar de camadas, a menos que seja absolutamente necessário. Se uma mudança de camada for inevitável, adicione um terreno através do sinal para fornecer um caminho de retorno contínuo. Esta técnica, muitas vezes chamada de "via cerca" ou "colocar via", impede que a corrente de retorno tenha que encontrar um caminho alternativo que amplie o loop.

Geometria Trace e Microstrip vs. Stripline

Os vestígios de micro-fita, encaminhados sobre uma camada exterior sobre um plano de terra, são mais fáceis de fabricar e oferecem menor atraso de propagação, mas irradiam mais do que as linhas de tiragem porque um lado é exposto ao ar. Os traços de strip-fita, enterrados entre dois planos de referência, proporcionam excelente supressão EMI, porque os campos estão quase inteiramente contidos entre os planos. Para os projetos críticos de emissões, rotear os relógios mais rápidos e linhas de dados em camadas de strip-fita internas é uma boa prática.

Quando a micro- pista é inevitável, mantenha uma distância mínima de cinco vezes a largura do traço da borda do plano de terra para evitar que os campos de fringing se acoplem à borda da placa. Isto é conhecido como a regra "5W" e é uma verificação simples e eficaz para reduzir a radiação da borda.

Sinalização Diferencial

A sinalização diferencial é uma das ferramentas mais poderosas do kit de redução EMI. Em vez de confiar numa tensão de um único fim referenciada ao solo, os sinais diferenciais transmitem informação como a diferença de tensão entre dois traços complementares. Os campos electromagnéticos gerados por cada traço são iguais em magnitude mas opostos na polaridade, fazendo- os cancelar no campo distante. Num par diferencial ideal, a emissão líquida irradiada é zero.

Regras de Roteamento para Pares Diferenciais

Para preservar o cancelamento, os dois traços de um par diferencial devem ser encaminhados com o mesmo comprimento de caminho e espaçamento controlado. A falha mais comum é o descompasso de comprimento, que introduz um atraso de tempo entre os dois sinais. Este atraso faz com que um componente de modo comum apareça, e os sinais de modo comum não se cancelam uns aos outros; em vez disso, eles se comportam como sinais de uma só extremidade e irradiam agressivamente.

  • A correspondência de comprimento deve ser mantida dentro de 2–3% do tempo de subida do sinal, ou aproximadamente 0,5 mm para um tempo de subida de 1 ns.
  • A oscilação deve permanecer constante para manter a impedância diferencial. Qualquer mudança na abertura cria uma descontinuidade da impedância e converte alguma energia diferencial em energia de modo comum.
  • As transições de Via devem ser mantidas simétricas. Se um traço deve mudar de camadas, o outro deve seguir o mesmo caminho. Coloque o solo através das vias adjacentes ao sinal para suportar a continuidade de retorno da corrente.

Uma excelente referência para o design diferencial de par é o Guia de sinalização diferencial de PCB de Áltium, que fornece regras práticas de layout para interfaces USB, HDMI e Ethernet.

Otimização do plano terrestre

O plano de terra é a espinha dorsal de cada estratégia de redução EMI. Um plano de terra sólido e ininterrupto proporciona um caminho de retorno de baixa indutância para todos os sinais, minimiza a área de loop e serve como escudo entre camadas adjacentes. No entanto, um plano de terra só é eficaz se a sua integridade for mantida.

Devolver os Caminhos Atuais e a Área de Ciclo

Cada sinal forma um laço com a sua corrente de retorno. A corrente de retorno não toma o caminho mais curto do Euclidiano; flui diretamente sob o traço do sinal no plano de referência para minimizar a indutância do laço. Se um espaço, espaço ou divisão no plano de retorno interromper este caminho, a corrente de retorno deve desviar- se em torno da obstrução, aumentando drasticamente a área do laço. Um laço com até alguns centímetros quadrados de área pode irradiar fortemente na faixa de 100-500 MHz.

Para evitar isto:

  • Nunca conduza um rasto de alta velocidade através de uma divisão no avião terrestre.
  • Se uma divisão for necessária para o isolamento analógico/digital, use um traço de ponte ou um optoacoplador para encaminhar o sinal através da lacuna, ou coloque um capacitor através da divisão para fornecer um caminho de retorno de alta frequência.
  • Use um plano de terra contínuo em uma camada interna como referência primária para todos os sinais de alta velocidade. Evite colocar quaisquer outros vestígios ou enchentes de energia nesta camada, a menos que absolutamente necessário.

Costuramento de solo e via arrays

Quando um PCB tem vários planos de terra em diferentes camadas, eles devem ser conectados com via de costura em intervalos regulares. O espaçamento entre via de costura deve ser inferior a um décimo do comprimento de onda da maior frequência de preocupação. Para um sinal de 1 GHz (comprimento de onda □ 17 cm em FR-4), o espaçamento máximo é de cerca de 1,7 cm. Colocar via a cada 5 mm ou mais perto proporciona excelente conexão interplano e suprime modos de guia de onda de placa paralela que podem causar ressonância cavidade.

O solo incorporado preenche as camadas exteriores também ajuda a reduzir as emissões. Por exemplo, despejar um solo de cobre preenche um traço de alta velocidade na camada superior e ligá-lo ao plano interno do solo com a costura através de uma estrutura de ligação larga que contém o campo electromagnético. Esta técnica é especialmente útil em desenhos com contagem limitada de camadas onde um plano de terra dedicado não está disponível.

Aviões de terra divididos e projeto de sinal misto

Em desenhos de sinais mistos (analógico + digital), a recomendação tradicional era dividir o plano de terra para evitar que o ruído de comutação digital contaminasse os circuitos analógicos. No entanto, a prática moderna mostra que um plano de terra único e contínuo com uma colocação cuidadosa de componentes é muitas vezes superior a um plano dividido. Dividir o plano de terra cria os problemas de fenda e de abertura que causam a EMI. Em vez disso, coloque todos os componentes digitais ativos de um lado da placa, todos os componentes analógicos do outro, e roteie os sinais através de uma ponte ou usando técnicas diferenciais. O plano de terra contínuo proporciona um caminho de retorno de baixa impedância para ambos os domínios.

Um tratamento detalhado desta estratégia pode ser encontrado no guia Analog Devices to high-speed PCB layout techniques.

Blindagem e Rastreamento de Guardas

Quando as técnicas de layout passivo são insuficientes — por exemplo, quando uma extremidade frontal analógica sensível deve coexistir com um processador digital na mesma placa —, são necessárias medidas de blindagem ativa. A blindagem pode ser aplicada ao nível do PCB ou ao nível do compartimento, mas as soluções mais elegantes são construídas no próprio PCB.

Guarda Traces e guias de ondas coplanar

Um traço de guarda é um traço aterrado paralelo a um sinal de alta velocidade ou sensível, separado por uma pequena lacuna. O traço de guarda intercepta campos elétricos de fringing e fornece uma estrutura de retorno local. Para uma operação eficaz, o traço de guarda deve ser conectado ao plano de terra com pontos via a intervalos regulares. Um traço de guarda com vias espaçadas menos de λ/20 cria uma "via cerca" que se comporta de forma semelhante a uma estrutura coaxial.

O guia de ondas coplanar aterrado (GCPW) é uma estrutura de linha de transmissão comum que usa traços de terra em ambos os lados de um traço de sinal na mesma camada, combinada com um plano de terra abaixo. GCPW fornece excelente isolamento entre sinais adjacentes e é amplamente utilizado em RF e designs digitais de alta velocidade. A largura de traço de sinal e o espaço para os vestígios de solo adjacentes determinam a impedância característica, e a estrutura inerentemente suprime o crosstalk e radiação de modo comum.

Escudos de Nível PCB e Latas EMI

Para subsecções particularmente ruidosas, como uma fonte de alimentação de comutação ou um módulo de rádio Wi-Fi, um escudo de nível PCB (às vezes chamado de EMI pode) pode ser soldado diretamente à placa. O escudo liga-se ao plano de terra através de um perímetro contínuo de via. Para máxima eficácia, o escudo deve ter uma ligação eléctrica sólida ao plano de terra, não apenas alguns pinos de terra. Uma lacuna de mais de λ/20 entre vias pode permitir que o escudo se torne uma antena de fenda em si. Vias deve ser colocado a cada 2-3 mm em torno do perímetro da pegada do escudo.

É importante também notar que a blindagem não é apenas sobre conter emissões de uma fonte, mas também proteger circuitos sensíveis de interferência externa. Em aplicações automotivas e médicas, onde a confiabilidade é crítica, uma combinação de escudos de nível PCB e vestígios de guarda é comum.

Desconectar e Integridade de Energia

A integridade de energia e a EMI estão estreitamente ligadas. Quando a rede de distribuição de energia (PDN) tem alta impedância em altas frequências, ondulação de tensão e ruído de comutação aparecem nas grades de potência. Este ruído se junta em traços de sinal através dos drivers de I/O e é irradiado juntamente com o sinal pretendido. A desacoplamento adequado garante que a PDN apresenta uma baixa impedância de DC para bem acima do harmônico mais alto de interesse.

Colocação do capacitor de dissociação

A eficácia de um capacitor de dissociação depende quase inteiramente da indutância da sua ligação. Um capacitor de 100 nF espaçado a 2 cm do pino IC é praticamente inútil em frequências acima de 50 MHz, porque a via e a indutância de traços dominam. Para minimizar a indutância da laceia:

  • Coloque o capacitor o mais próximo possível da potência e dos pinos de terra do CI, idealmente na mesma camada.
  • Use o menor tamanho de pacote que pode lidar com a capacidade necessária e a classificação de tensão (0402 ou 0201 pacotes têm menor indutância equivalente série).
  • Ligar o capacitor aos planos de potência e terra com os traços mais curtos possíveis e múltiplas vias. Duas vias em paralelo metade da indutância em comparação com uma única via.

Capacidade de avião incorporada

Em frequências muito altas (acima de 500 MHz), mesmo o menor capacitor de embalagem pode não fornecer carga suficiente devido ao atraso de tempo imposto pelo dielétrico PCB. Neste regime, a capacitância entre os planos adjacentes de potência e de terra – conhecida como capacitância incorporada ou distribuída – torna-se o mecanismo de dissociação dominante. Ao colocar os planos de potência e de terra em camadas adjacentes com um dielétrico fino entre eles (50-100 μm), o designer cria uma capacitor de baixa indutância, de alta frequência que opera efetivamente na gama de gigahertz.

Esta técnica é às vezes chamada de "capacitância enterrada" e é usada em placas de alta velocidade e servidor de telecomunicações.A fina dielétrica aumenta a capacitância interplanear por uma ordem de magnitude em comparação com um empilhamento padrão, reduzindo a necessidade de condensadores discretos de dissociação e reduzindo as emissões irradiadas da PDN.

Componente Colocação para Redução do IME

A supressão do nível de layout EMI não é apenas sobre roteamento; a colocação de componentes pode ampliar ou atenuar as emissões antes de um único traço ser desenhado.

Separando as Seções Analógicas, Digitais e de Energia

A primeira regra de colocação é separar fisicamente blocos funcionais. Circuitos digitais de alta velocidade (processadores, memórias, interfaces USB) geram ruído de comutação que se juntam facilmente através de trilhos de energia compartilhados e através do substrato. Comutação de fontes de energia produzem grandes loops di/dt e campos magnéticos. Amplificadores e sensores analógicos são inerentemente vulneráveis a essas perturbações. Ao colocar esses blocos em zonas separadas do tabuleiro e isolar seus alimentadores de energia com grânulos de ferrita ou pi-filtros, as vias de acoplamento são quebradas antes de se formar.

Orientação e Distribuição do Relógio

Orientar os traços de alta velocidade do relógio para que sejam tão curtos quanto possível e localizados longe da borda da placa. Os sinais do relógio nunca devem ser encaminhados paralelos aos conectores de E/ S para distâncias superiores a alguns milímetros. Se um traço do relógio deve atravessar um conector, use uma transição de ângulo direito e inclua um traço de guarda aterrado entre o relógio e os pinos do conector. Quando estiverem presentes vários relógios, roteie- os ortogonalmente para reduzir o acoplamento.

Gestão térmica e EMI

A operação de alta temperatura aumenta as perdas resistivas e pode mudar as características elétricas dos materiais dielétricos, alterando a impedância e potencialmente piorando as emissões. A colocação de componentes de alta potência perto da borda da placa ou usando via térmica para um plano dedicado de dissipador de calor pode manter a temperatura global da placa dentro da faixa de projeto. Embora a gestão térmica não seja diretamente uma técnica EMI, uma placa termoestabilizada é uma placa mais previsível eletromagneticamente.

Técnicas Avançadas e Métodos Emergentes

Além dos métodos clássicos, várias técnicas avançadas tornaram-se acessíveis graças a ferramentas de simulação melhoradas e materiais de baixo custo.

Spread Spectrum Clocking – Alguns processadores modernos incluem geradores de relógios de espectro de dispersão que modulam a frequência do relógio em uma pequena porcentagem (0,5–2,5%). Isso espalha a energia irradiada por uma faixa de frequência mais ampla, reduzindo as emissões de pico em qualquer harmônico único. Embora isso não reduza a energia irradiada total, ajuda o projeto a passar limites de pico de emissão regulatórios.

Ferrite Beads and Common Mode Chokes – Para emissões conduzidas em cabos, as contas de ferrita colocadas no conector PCB suprimem correntes de alta frequência em modo comum. Para cabos diferenciais como USB ou Ethernet, os estrangulamentos de modo comum proporcionam ainda melhor rejeição sem degradar o sinal diferencial. Estes componentes são pequenos e baratos, mas requerem uma colocação cuidadosa no ponto de saída do conector para ser eficaz.

Materiais e Absorvedores perdidos – Em casos extremos, folhas finas de material magnético perdido podem ser aplicadas no interior do compartimento ou diretamente em cima de componentes barulhentos. Estes absorvedores convertem energia eletromagnética em calor e são úteis na faixa de 1-10 GHz onde a blindagem tradicional se torna menos eficaz devido à fuga de abertura.

Uma visão global destes métodos está disponível nas orientações de configuração do PCB Texas Instruments para redução do IME.

Simulação e Testes Pré-Compliance

Todas as técnicas de layout descritas neste artigo podem ser validadas com simulação de campo eletromagnético. Ferramentas como Ansys SIwave, Keysight ADS ou solucionadores de código aberto como OpenEMS permitem que engenheiros modelem o empilhamento de placas, a geometria de traçados e a colocação de componentes para prever emissões irradiadas antes da fabricação. Executar uma simulação de onda completa em uma rede de relógio crítico leva apenas alguns minutos e pode descobrir problemas de área de loop, ressonâncias de plano e impedância descompassos que de outra forma seriam encontrados apenas durante testes de conformidade caros.

Para equipes sem acesso a resolvedores de ondas completas, o teste pré-conformidade com um analisador de espectro e uma sonda de campo próximo é uma alternativa prática. Ao sondar a superfície da placa durante o desenvolvimento do protótipo, os engenheiros podem identificar pontos quentes: locais onde a amplitude do campo eletromagnético é mais elevada. Estes pontos quentes correspondem frequentemente a slots de avião terrestre, tocos não terminados ou loops de capacitores de desacoplamento que são muito grandes. Enfrentar estes problemas antes de enviar a placa para um laboratório de testes acreditado economiza semanas de programação e milhares de dólares em retrabalho.

Conclusão

A redução da interferência eletromagnética em layouts de PCB exige uma abordagem sistemática baseada em física que integre o roteamento controlado de impedância, sinalização diferencial, integridade do plano de terra, blindagem e distribuição de energia. Cada técnica aborda um caminho de acoplamento específico — reflexão, conversão de modo comum, radiação de loop ou ruído PDN — e seu efeito combinado cria uma placa que não só é mais silenciosa, mas também mais confiável e mais fácil de certificar.

À medida que as frequências do sistema continuam a aumentar e os limites regulamentares se tornam mais rigorosos, os engenheiros que investem no domínio destes métodos de layout entregarão produtos que passam pela primeira vez em testes de conformidade. A transição da solução de problemas reativa da EMI para o design de layout proativo não é apenas uma boa prática; é uma necessidade competitiva.

Para leitura posterior, o Eletriciza as diretrizes de projeto do EMI/EMC PCB oferecem uma perspectiva prática da indústria sobre a implementação desses métodos em ambientes de produção.