As placas de circuito impresso multicamadas (PCBs) são a espinha dorsal de praticamente todos os dispositivos eletrônicos modernos, desde smartphones e laptops até equipamentos médicos e sistemas aeroespaciais. À medida que as frequências de operação aumentam, a manutenção da integridade limpa do sinal através destas complexas interconexões torna-se um desafio fundamental. Entre os muitos fatores que influenciam a qualidade do sinal, o design se destaca como um contribuinte crítico para a degradação do sinal e uma poderosa ferramenta para a mitigação. Vias – os pequenos túneis condutores que conectam diferentes camadas de cobre – introduzem elementos parasitários que podem distorcer, refletir ou irradiar sinais, se não forem cuidadosamente projetados. Este artigo explora como o design impacta diretamente a integridade do sinal em PCBs multicamadas e fornece estratégias acionáveis para minimizar questões como reflexões, intercorrências cruzadas e eletromagnéticas (EMI).

Compreender Vias em PCBs multicamadas

Vias são estruturas essenciais que permitem que os sinais elétricos viabilizem a passagem de uma camada de um PCB para outra. Em uma placa multicamada, que pode conter quatro, seis, dez ou mais camadas de cobre, é possível substituir as conexões simples de orifícios usados em projetos mais simples. A construção física de um via consiste tipicamente em um furo perfurado banhado com cobre, juntamente com anéis anulares (pads) em cada camada conectada e um antipad (clearance) em camadas não conectadas para evitar shorts não intencionais. A confiabilidade e o desempenho desses vias dependem da consideração cuidadosa de sua geometria, colocação e tipo.

Frequentes Via Tipos

Os engenheiros podem escolher entre várias estruturas, dependendo da complexidade do projeto, restrições de custos e requisitos de velocidade do sinal:

  • Através de furos, as vias estendem-se através de toda a espessura da placa, conectando todas as camadas. Embora sejam mais simples de fabricar, criam longos tocos e grande capacitância parasitária, tornando-os menos adequados para sinais de alta frequência.
  • Vias de revestimento conectam uma camada externa a uma ou mais camadas internas sem passar por toda a placa. Reduzem o comprimento do toco e melhoram a qualidade do sinal, mas requerem processos de fabricação mais complexos.
  • Vias enterradas existem inteiramente dentro das camadas internas, invisíveis da superfície da placa. São excelentes para roteamento denso e sinais de alta velocidade, pois minimizam a interferência com componentes de camada externa, mas adicionam custo de fabricação.
  • Microvias são via muito pequenas (tipicamente menos de 150 μm de diâmetro) frequentemente formadas por perfuração a laser. São usadas em projetos de interconexão de alta densidade (HDI) e oferecem indutância e capacitância parasitária mínima, tornando-as ideais para aplicações de alta frequência.

Através da Construção e Materiais

O material condutor na via é quase sempre cobre, aplicado através de revestimento eletrossímile seguido de galvanoplastia. A espessura do revestimento (tipicamente 1-2 onças por pé quadrado) afeta tanto a capacidade de transporte de corrente e resistência de alta frequência. O material dielétrico em torno do via – geralmente FR-4, poliimida, ou laminados de baixa perda de especialidade – influencia a impedância via e perda de sinal. Em frequências mais altas, o fator dielétrico constante e dissipador do substrato se tornam fatores significativos na via desempenho. Para aprender mais sobre as propriedades elétricas dos materiais, consulte as normas IPC para as classificações de laminados PCB.

Efeitos parasíticos introduzidos pela Vias

Cada via comporta-se como um pequeno elemento de circuito indesejado, principalmente uma combinação de indutância em série e capacitância de shunt. Estes efeitos parasitários tornam-se problemáticos quando os tempos de elevação do sinal são curtos (digitais de alta velocidade) ou quando a frequência do sinal excede várias centenas de megahertz. Compreender a magnitude desses parasitas é o primeiro passo para controlá-los.

Via Indutância

A indução de um via surge da área de loop formada pelo cano, o caminho de retorno da corrente e as conexões do plano interno. Um furo típico via pode ter uma indutância na ordem de 0,5 a 2 nanoenrias, dependendo da sua altura e diâmetro. Este componente indutivo provoca uma colisão de impedância que reflete sinais, aumenta o tempo de elevação e pode produzir queda de tensão nas redes de distribuição de energia. A fórmula para a via indutância (aproximada) é L = (h/5) * [ln(4h/d) +1 ] nH, onde h[ é via altura e d é via diâmetro em milímetros. Para minimizar a indutância, os designers devem reduzir através da altura (camadas de fewer ou usar microvias) e aumentar através do diâmetro, embora a última também aumente a capacidade.

Via Capacitância

A capacitância a uma via ocorre entre o plano de cobre via e o plano de cobre adjacente (por exemplo, potência ou camadas de terra) através do dielétrico. O desobstrução do antipad cria um pequeno capacitor de placa paralela. A capacitância aproximada de um via é dada por C = (1,41 × εr[ × D × h) / (D2 – d) pF, onde D é o diâmetro do antipad, d é o diâmetro do absorvente, e h é a espessura dielétrica. A capacitância mais elevada retarda as bordas do sinal e contribui para a atenuação do sinal. Reduzindo o tamanho do antipad ou usando dielétricos mais espessos pode reduzir a capacitância, mas estes ajustes devem equilibrar-se com os requisitos de correspondência de impedância.

O Impacto da Via Stubs

Um stub é a parte não utilizada de um furo que se estende para além da camada onde o sinal se encontra. Este stub funciona como um stub de transmissão de circuito aberto, causando reflexões em frequências onde o comprimento de stub é igual a um quarto de comprimento de onda. Para sinais de alta velocidade (por exemplo, 10 Gbps e acima), os stubs podem induzir perdas graves dependentes de frequência e entalhes de ressonância que degradam diagramas de olhos. Removendo ou minimizando os stops através de retrorredução (uma operação de perfuração pós-platação que remove o barril indesejado) é obrigatória para muitos projetos de alta velocidade. Instruções detalhadas sobre efeitos de stub podem ser encontradas em trabalhos técnicos da IEEE[] na modelagem de interconexão de alta velocidade.

Desafios de integridade de sinais causados por Vias

A indutância e capacitância parasitárias de viase manifestam-se como problemas de integridade de sinal concreto que podem descarrilar o desempenho de um projeto. Os engenheiros devem reconhecer como esses problemas aparecem em simulações e medições.

Reflexões de Sinal e Descontinuidades de Impedância

A integridade do sinal depende da impedância controlada ao longo de todo o caminho do condutor para o receptor. Quando um via interrompe a linha de transmissão – alterando a sua geometria transversal – a impedância instantânea nesse ponto difere da impedância de traços. Esta descompasso de impedância provoca um reflexo parcial da energia do sinal, que se propaga de volta para a fonte e pode causar o toque, o sobrevoo ou o disparo falso. O coeficiente de reflexão a partir de um via é aproximadamente proporcional ao desvio de impedância. Para manter o controle de impedância, os designers podem usar o solo através de cercas, ajustar os diâmetros do antipad ou utilizar a modelagem via-transição em ferramentas como o Ansys HFSS ou o Keysight ADS.

Conversa cruzada entre as vias

Vias colocadas próximas podem juntar energia através da indutância e capacitância mútuas, especialmente se eles carregam sinais de alta velocidade ou alta velocidade. O cruzamento entre as vias de ponta e ponta pode exceder o entre os traços paralelos devido à natureza tridimensional do acoplamento. Em desenhos densos, via para diferentes redes podem compartilhar a mesma folga anti-pad, aumentando o crosstalk. As técnicas de mitigação incluem aumentar via pitch, adicionar terreno vias entre o sinal vias (coaxial blindagem), e evitar paralelos via corridas por longas distâncias verticais. Para uma análise abrangente dos mecanismos de intertalk, consulte a documentação do Áltium sobre design de alta velocidade.

Interferência eletromagnética (EMI)

Vias pode agir como antenas não intencionais, irradiando energia eletromagnética. A alça formada pelo sinal via e sua rota de retorno mais próxima (geralmente um solo via ou capacitância para um plano adjacente) cria uma antena de loop pequena. A eficiência de radiação aumenta com a área de loop e a frequência do sinal. Os sintomas comuns da EMU incluem falha nos testes de emissões regulatórias ou interferência com circuitos sensíveis próximos. Para reduzir a EMI de via, mantenha os caminhos de retorno próximos e de baixa indução (por exemplo, coloque um terreno próximo a cada sinal via), use planos de terra contínuos e evite entalhar aviões com furos de folga. Técnicas adicionais de blindagem são descritas na Revista de Conformidade artigos sobre EMI PCBB.

Estratégias de Design para Minimizar os Problemas de Sinal Via-Induzidos

Com uma compreensão sólida dos problemas, os engenheiros podem implementar técnicas comprovadas para preservar a integridade do sinal através de interconexões multicamadas. As seguintes estratégias abordam através de geometria, colocação e opções de fabricação avançadas.

Otimização via geometria

As dimensões de um via - diâmetro, tamanho da almofada e folga anti- almofada - controlam diretamente o seu L e C parasitário. Um bom ponto de partida é usar o menor diâmetro que o fabricante pode produzir de forma confiável, pois vias menores geralmente têm menor capacitância (embora a indutância possa aumentar ligeiramente). Os diâmetros recomendados típicos para desenhos digitais são 0,2 mm (8 mil) ou 0,25 mm (10 mil) para PCB padrão, e 0,1 mm (4 mil) ou menor para microvias HDI. O tamanho do painel deve ser grande o suficiente para garantir um bom anel anular (normalmente 0,1 mm maior do que o diâmetro da broca por lado), mas não maior, para evitar adicionar capacitância extra. A depuração anti- almofada deve ser igual à impedância desejada; um valor típico é 0,15 mm (6 mil) maior do que o diâmetro da almofada. Calculadoras de impedância na maioria das ferramentas de design de PCB pode ajustar estes parâmetros.

Via Colocação e Roteamento

A colocação estratégica de via pode reduzir significativamente a degradação do sinal. Evite colocar vias perto das bordas de placas ou perto de outros traços de alta velocidade. Sempre que possível, insira um solo através de cada sinal, para fornecer um caminho de retorno de baixa indução; isto é especialmente eficaz quando os sinais são transicionados entre camadas. Para pares diferenciais, ambos os traços do par devem ser transicionados no mesmo local (vias pareadas) para manter a impedância diferencial. Evite ter sinal através de cruzamento sobre uma fenda ou fenda no plano de referência, uma vez que estas forças retornam correntes para viajar em torno da lacuna, aumentando a indutância e EMI. Use múltiplas vias para conexões de alta corrente para reduzir tanto a indutância quanto a resistência.

Rebobinar e reduzir o ensopado

Para projetos que operam acima de 1 GHz, a perfuração de retrorredução (também chamada perfuração controlada-profundidade) é frequentemente necessária. O processo usa uma broca maior para remover o barril de cobre não utilizado do toco, deixando apenas a parte necessária para o caminho real do sinal. A perfuração de retrorressonância reduz a entalhe de ressonância e melhora a perda de inserção eliminando a carga capacitiva e indutiva do toco. A profundidade do rebote deve ser controlada precisamente para evitar danificar a camada alvo. Muitos fabricantes oferecem este serviço a um custo incremental. Para um desempenho ainda melhor, considere usar caminhos cegos ou enterrados que intrinsecamente não têm estopos. Uma comparação detalhada dos métodos de remoção de rebocos pode ser encontrada em Rede EDN artigos sobre design de PCB de alta velocidade.

Técnicas de Aterramento e Escudo

As vias terrestres desempenham um papel duplo: elas se unem de forma a manter uma referência de baixa impedância e protegem os sinais umas das outras. A colocação de um anel de via terrestre em torno de um sinal de alta velocidade através (uma via-fence ou coaxial via estrutura) pode reduzir o intercalo e a EMI. O espaçamento entre as vias terrestres deve ser inferior a λ/20 na maior frequência de interesse para atuar como uma barreira eficaz. Além disso, costurar vias em torno da periferia da placa garantir que os planos terrestres em todas as camadas estão no mesmo potencial, eliminando as laçadas de terra. Para os projetos de sinal misto, os vazamentos de terra separados com uma única ponte (via ou traço) impedem o ruído digital de contaminar seções analógicas.

Avançado através de estruturas

Quando a densidade e o desempenho exigem mais, os engenheiros podem empregar tecnologias avançadas. Microvias (laser-driled vias com diâmetros ≤ 0,15 mm) oferecem os menores parasitas e são comumente empilhados ou escalonados em projetos de IDH. Via-in-pad (VIP) coloca um via diretamente dentro da plataforma de solda de um componente, reduzindo o comprimento de roteamento e indutância ao dispositivo. VIP deve ser preenchido (muitas vezes com epóxi ou pasta condutora) e depois planarizado para permitir a formação adequada da junta de solda. Outra técnica emergente é o uso de vias de cobre-cheio (também chamado via de enchimento condutor) que ocupam totalmente o buraco, eliminando o toco e reduzindo problemas de expansão térmica. Essas estruturas são descritas nas colunas técnicas PCB007.

Simulação e verificação do desempenho via

Mesmo as melhores regras de design podem não garantir integridade de sinal para projetos novos ou extremos. As ferramentas de simulação permitem que os engenheiros modelem via em 3D, extraiam parâmetros S e visualizem efeitos antes da fabricação.

Ferramentas de simulação eletromagnética 3D

Softwares como o Ansys HFSS, CST Studio Suite ou Keysight ADS podem criar um modelo de onda completa de um via transição. O modelo inclui o cano, almofadas, antipads, planos adjacentes e o empilhamento dielétrico. Estas ferramentas calculam o perfil de impedância, perda de inserção, perda de retorno e interstalk em uma ampla faixa de frequência. Eles também geram um circuito equivalente que pode ser usado em simulações de nível de sistema (por exemplo, em modelos SPICE ou IBIS). Executar varreduras paramétricas através de dimensões ajuda a identificar a geometria ideal para a largura de banda alvo.

Medição por Impedância e Perda de Inserção

Além da simulação, a verificação física é importante. A reflectometria de domínio temporal (TDR) pode medir a impedância de uma linha de transmissão em resolução de picosegundo, revelando descontinuidades. As medições de domínio de frequência usando um analisador de rede vetorial (VNA) fornecem parâmetros S que quantificam perda de inserção e perda de retorno. Comparando resultados medidos com simulações ajuda a calibrar modelos para projetos futuros. Muitos fabricantes de PCB oferecem serviços de teste a custo para validação de rede crítica.

Conclusão

O design não é uma reflexão de posteriori no desenvolvimento de PCB multicamadas; é um fator primário na determinação de se um design funcionará de forma confiável em altas velocidades. A indutância e capacitância parasitárias de via introduz reflexões, crostiladores e EMI que podem corromper sinais e aumentar taxas de erros de bits. Ao entender a física por trás desses efeitos e aplicar estratégias de design deliberadas – tais como otimizar via tamanho, eliminar tocos, colocar via terra, e usar estruturas avançadas – os engenheiros podem minimizar problemas de integridade sem sacrificar a densidade de layout ou a viabilidade de fabricação. À medida que as frequências de operação de tabuleiro continuam a aumentar, o domínio de via design continuará a ser uma habilidade essencial para qualquer designer de PCB ou engenheiro de integridade de sinais. A educação continuada através de recursos da indústria e prática de simulação garante que os vias no seu próximo tabuleiro serão contribuintes para o desempenho, não problemas a serem depurados.