O papel dos dielétricos de alto k em transistores de semicondutores de escala

Por que não usar apenas um material de baixo-k mais espesso?

Se um dielétrico de baixo nível for feito mais grosso para reduzir vazamentos, a capacitância cai e o transistor perde sua capacidade de mudar rapidamente. Materiais de alto nível resolvem esse dilema preservando a capacitância ao suprimir o tunelamento. Igualmente importante, muitos dielétricos de alto nível são depositados usando deposição de camada atômica (ALD), uma técnica que proporciona controle de espessura atômica e excelente conformação sobre estruturas complexas de transistores tridimensionais, como FinFETs e nanofolhas de porta-todos-ao redor (GAA).

Desafios de Integração: Portões e Interfaces de Metal

A questão do carregamento de Phonon e carga

Substituir SiO2 por um dielétrico de alto valor não é uma simples substituição de gotas. Materiais de alto valor têm frequentemente uma menor lacuna de faixa de energia e uma maior densidade de estados de armadilha na interface com silício. Essas armadilhas podem capturar portadores de carga, causando deslocamentos de tensão de limiar, mobilidade reduzida do transportador e problemas de confiabilidade, como instabilidade de temperatura de viés (BTI) e ruptura dielétrica dependente do tempo (TDDB). Para mitigar esses efeitos, os fabricantes normalmente inserem uma camada interfacial ultrafina (frequentemente SiO2 ou SiON, ~0,5-1 nm) entre o filme de alto valor e o canal de silício. Esta pilha “dielétrica dupla” mantém uma interface de alta qualidade, beneficiando do volume de alto valor.

Engenharia de funções de trabalho e portões de metal

As portas poli-silício são incompatíveis com muitos materiais de alto nível devido aos efeitos de fixação e depleção de nível Fermi que degradam o desempenho. A indústria resolveu isso mudando para portões metálicos com funções de trabalho ajustáveis. Para os MOSFETs tipo n e tipo p, diferentes metais (por exemplo, TiAl para nFET, MoN ou TiN para pFET) são selecionados para definir as tensões de limiar corretas. A pilha de porta de alto nível / metal (HKMG), introduzida pela Intel em 2007, no nó de 45 nm, tornou-se o padrão para todos os processos lógicos avançados.

Técnicas de Fabricação

Deposição em camada atómica (ALD)

ALD é o método preferido para depositar dielétricos de alto-k porque se baseia em reações de superfície autolimitantes. Um ciclo típico para HfO2 usa exposições alternadas de tetrakis (dimetilamido)hafnium e vapor de água. Isto produz uma película com uniformidade em uma wafer de 300 mm e dentro de características profundamente recesso. ALD também permite o controle preciso da composição do filme, permitindo a formação de óxidos ternários ou multicamadas (por exemplo, HfZrO4) para otimizar ]k e confiabilidade.

Analisação pós-deposição

Após a ALD, uma etapa de recozimento de alta temperatura (geralmente em ambiente inerte como N2 ou gás formando) é usada para densificar o filme, reduzir densidades de defeitos e melhorar a cristalinidade. A fase cristalina de HfO2 influencia fortemente sua permissividade: a fase monoclínica (comum após a deposição) tem k[ □ 17, enquanto as fases tetragonal ou cúbica podem atingir k[ > 30. O recozimento controlado pode promover a fase desejada, mas o orçamento térmico excessivo pode degradar a camada interfacial ou causar difusão dopante.

Mecanismos de Confiabilidade e Degradação

Instabilidade de temperatura de bias (BTI)

Sob tensão prolongada de tensão da porta, a retenção de carga na camada de alto k provoca uma mudança gradual na tensão de limiar. Isto é especialmente grave para dispositivos pMOS sob viés negativo (NBTI). A alta densidade de armadilhas pré-existentes em HfO2 em relação ao SiO2 faz com que o BTI seja uma preocupação crítica. Pesquisadores estão investigando técnicas de extração de oxigênio e incorporação de nitrogênio para reduzir a densidade de armadilhas.

Discriminação Dielétrica Dependente do Tempo (TDDB)

Também conhecido como degradação de óxido, o TDDB limita a vida útil de um transistor. Em pilhas de alto k, a degradação ocorre através da formação de caminhos de percolação tanto nas camadas de alto k como interfaciais. Modelos estatísticos como a distribuição de Weibull são usados para prever taxas de falha e melhorias de processo, como otimizar a proporção de espessura da camada dupla, têm margens de confiabilidade estendidas.

Orientações futuras: Além do Alto-K Convencional

HfO2 ferroelétrico e capacidade negativa

Uma descoberta inesperada na década de 2010 foi que certas fases cristalinas do HfO2 (ortorômbico) exibem ferroeletricidade. Isto abre a porta para transistores de capacitância negativa, onde a comutação ferroelétrica pode amplificar a tensão da porta e permitir a comutação sub-60 mV/década (limite Boltzmann). O HfO2 ferroelétrico já é usado em protótipos de memória ferroelétrica de acesso aleatório (FeRAM), e aplicações lógicas estão sendo exploradas ativamente.

Alta qualidade em materiais 2D

Os semicondutores bidimensionais como MoS2 e WSe2 oferecem magreza de canal (uma camada atômica) e prometem que continuam escalando além dos limites do silício. No entanto, depositar um dielétrico de alto k em uma superfície 2D sem danificar a camada frágil ou criar muitas armadilhas de interface continua sendo um desafio. O trabalho recente usando ALD semeada e deposição em camada molecular (MLD) mostra progresso, e a combinação de canais 2D com isoladores de porta de alto k poderia estender a Lei de Moore por mais uma década.

Candidatos Alternativos de Alto-K

Materiais como LaLuO3, AlScN e BaTiO3 estão sendo investigados por suas propriedades ultra-altas ou novas licenças. Para a lógica, o objetivo principal é empurrar EOT abaixo de 0,5 nm, mantendo vazamento dentro de limites aceitáveis. Isso requer não só alta [k, mas também uma lacuna de banda suficientemente grande (>5 eV) e compatibilidade com orçamentos térmicos CMOS.

Conclusão

Os dielétricos de alto nível não são apenas uma melhoria incremental; são um facilitador fundamental da tecnologia de semicondutores moderna. Ao substituir a SiO2 por materiais como dióxido de háfnio e dióxido de zircônio, a indústria continua a diminuir os transistores enquanto controla os vazamentos e mantém o desempenho.A integração bem sucedida dos dielétricos de alto nível com portões metálicos tornou-se a pedra angular de cada nó lógico avançado de 45 nm para a era sub-3 nm. À medida que a indústria empurra para transistores de todos os níveis e explora canais 2D, a física e engenharia de isolantes de alto nível com portas metálicas permanecerá um campo vibrante de pesquisa.Para leitura adicional, veja a Introdução de HKMG a 45 nm , a revisão abrangente em ]Revisão de Materiais de Nature Reviews Intel de alta velocidade – Introdução de alta dielétrica[FT:5]] e a discussão de HfO na escala contínua de materiais de