Использование интегрированных Fpga-рекламных объявлений для компактных и реконфигурируемых решений для сбора данных

Основные преимущества внедрения ADC внутри FPGA

Компактный дизайн и космическая эффективность

Интеграция ADC в пакет FPGA резко снижает физический след системы сбора данных. В портативных и встроенных устройствах - от портативных анализаторов спектра до сенсорных узлов на основе дронов - каждый квадратный миллиметр имеет значение. Удаляя отдельные чипы ADC, поддерживая пассивные компоненты (например, опорные цепи напряжения, сглаживающие фильтры) и соединительные следы, инженеры могут уменьшить общую площадь платы на 30-50% или более. Эта консолидация также упрощает компоновку печатной платы, уменьшает электромагнитную интерференционную связь и повышает механическую надежность.

Непревзойденная реконфигурируемость

FPGA по своей сути перепрограммируемы, и когда ADC является частью одного и того же кремния, вся сигнальная цепь становится перенастраиваемой на лету. Дизайнеры могут изменять скорость отбора проб, разрешение, количество каналов или характеристики цифрового фильтра без изменения оборудования. Например, одна плата для сбора данных на основе FPGA может служить в многорежимной радиолокационной системе, которая переключается между изображениями с высоким разрешением (более низкая пропускная способность) и режимами быстрого сканирования (более высокая пропускная способность), просто загрузив другой битовый поток. Эта гибкость сокращает циклы разработки, позволяет обновлять поля и поддерживает адаптивные системы, которые оптимизируют производительность на основе условий эксплуатации.

Высокоскоростная обработка в реальном времени

Поскольку ADC напрямую подключен к ткани FPGA через высокоскоростные параллельные шины (часто работающие с многогигабитными скоростями), узкое место переноса данных с помощью межкристальных устройств устраняется. FPGA могут поддерживать одновременную скорость отбора проб в сотнях мега-образцов в секунду (MSPS) при выполнении сложной цифровой обработки сигналов (DSP) - такой как цифровая нисходящая конверсия, быстрые преобразования Фурье или сопоставленная фильтрация - с детерминированной, низкой задержкой. Эта возможность необходима для приложений, таких как программно-определяемое радио (SDR), где принятые аналоговые сигналы должны быть оцифрованы и обработаны в режиме реального времени для демодуляции широкополосных волновых форм.

Снижение задержки и улучшение реакции

В дискретных конструкциях путь от выхода ADC к входу FPGA включает в себя цифровые буферы ввода / вывода, сдвигатели уровня и длинные следы платы, добавляя несколько наносекунд к десяткам наносекунд задержки. Для систем управления замкнутым контуром или обнаружения событий в реальном времени даже несколько наносекунд могут ухудшить производительность. Интегрированные ADC FPGA уменьшают измеренную задержку с ~ 10-20 нс (типичная для дискретных компонентов) до менее 2 нс. Эта почти нулевая задержка позволяет сверхбыстрые петли обратной связи в преобразователях мощности, адаптивной настройке фильтра и обработке с помощью краев для научных приборов.

Низкая мощность рассеивания на системном уровне

Хотя сам ADC может потреблять аналогичную мощность, будь то автономно или интегрировано, общая мощность системы падает, потому что требуется меньше высокоскоростных драйверов ввода / вывода. Традиционные параллельные или последовательные интерфейсы LVDS между дискретными ADC и FPGA сжигают значительную мощность - часто 100-300 мВт на последовательное соединение с многогигабитными скоростями. Интегрируя ADC, вся межчиповая связь поглощается в матрицу, уменьшая мощность на уровне системы на 20-40% в типичных конструкциях сбора данных. Это решающее преимущество для передовых узлов IoT с батарейным питанием и портативных медицинских мониторов.

Приложения, реконструированные интегрированными ADC FPGA

Беспроводные коммуникации и программно-определяемое радио

Радиопередняя часть современной базовой станции или тактического радио должна обрабатывать несколько частотных диапазонов, схем модуляции и полос пропускания. Интегрированные ADC FPGA обеспечивают высокий динамический диапазон и частоту дискретизации, необходимые для оцифровки всех срезов спектра напрямую. Например, 12-битный 2,5-GSPS ADC, интегрированный в устройство RFSoC Xilinx®, может захватывать сигнал шириной 1 ГГц, позволяя полностью выполнять обработку базовой полосы (фильтрация, преобразование в нисходящую полосу, выравнивание) в цифровом домене. Перенастраиваемый характер FPGA позволяет операторам развертывать новые формы волн (например, от 4G до 5G NR) через обновление программного обеспечения без изменений аппаратного обеспечения. Эта парадигма сделала интегрированные ADC FPGA основой платформ SDR следующего поколения.

Медицинская визуализация и носимые мониторы здоровья

Портативные ультразвуковые, рентгеновские и МРТ-приемники получают выгоду от компактного присутствия интегрированных ADC FPGA. В ультразвуковых системах массив пьезоэлектрических элементов производит аналоговые эхо, которые должны быть отобраны с высоким разрешением (12-14 бит) и сформированы с точным выравниванием времени. FPGA с несколькими интегрированными ADC может обрабатывать все многоканальное приобретение, выполняя алгоритмы формирования пучка в реальном времени в одном чипе. Результатом является портативный ультразвуковой зонд, который обеспечивает качество изображения, сопоставимое с системами на основе тележки. Аналогичным образом, носимые мониторы здоровья (ECG, EEG, фотоплетизмография) используют низкопроизводительные интегрированные ADC FPGA для сжатия и обработки биосигналов локально, продлевая срок службы батареи при сохранении точности медицинского уровня.

Научные исследования и высокоточные приборы

Экспериментальная физика, спектроскопия и сейсмология часто требуют одновременного сбора данных с сотен или тысяч датчиков. Интегрированные ADC FPGA предлагают убедительное решение, поскольку логические ресурсы могут реализовать временную метку, запуск и уменьшение данных на одном чипе. Например, гравитационно-волновая обсерватория LIGO использует сверхнизкошумные ADC, подаваемые в FPGA для фильтрации интерферометрических сигналов в режиме реального времени. Поскольку ADC с разрешениями до 18 бит и частотой выборки в десятках MSPS становятся доступными внутри FPGA среднего диапазона, ученые могут создавать пользовательские системы DAQ, которые являются точными и достаточно компактными для развертывания на удаленных полевых станциях или полезных нагрузках спутников.

Промышленная автоматизация, силовая электроника и сенсорные сети

В фабричных цехах и мониторинге энергосистем критически важен анализ в реальном времени тока, напряжения, вибрации и температуры. Интегрированные ADC FPGA обеспечивают высокоскоростной многоосевой мониторинг вибрации для прогнозного обслуживания - каждый узел датчика содержит FPGA, который производит образцы аналоговых ускорителей, вычисляет FFT и передает только оповещения об аномалиях по промышленной линии Ethernet. В преобразователях мощности (например, солнечных инверторах, приводах двигателей) сверхнизкая задержка интегрированных ADC позволяет цифровым контурам управления, которые переключают транзисторы на сотни килогерц, повышая эффективность и временную реакцию. Кроме того, в распределенных сенсорных сетях реконфигурируемость интегрированных ADC FPGA позволяет перепрофилировать одну аппаратную платформу на нескольких модальностях зондирования, снижая стоимость инвентаря.

Автомобильные и автономные системы

Современные транспортные средства полагаются на несколько датчиков - камеры, LiDAR, радар, ультразвук. Интегрированные ADC FPGA все чаще используются в фронтальных модулях обработки передовых систем помощи водителю (ADAS). Например, приемник LiDAR дигитирует отраженные лазерные импульсы с использованием высокоширотных ADC; FPGA затем выполняет гистограммирование, обнаружение пика и логику ранжирования в аппаратном обеспечении. Небольшой след помогает уместить обработку в ограниченное пространство за головкой датчика. По мере развития автономного вождения спрос на перенастраиваемые платформы синтеза датчиков будет расти, а интегрированные ADC FPGA будут хорошо расположены, чтобы служить цифровым мостом между аналоговым миром и нейронными сетями принятия решений.

Проблемы, которые необходимо преодолеть

Термическое управление и тепловая диссипация

Интеграция энергоемких блоков ADC вместе с FPGA с высокой степенью использования может создавать локализованные горячие точки на кристалле. Аналоговые схемы ADC чувствительны к температурному дрейфу, который может ухудшать линейность и отношение сигнал-шум. Эффективные тепловые решения, такие как тепловые связки, теплоотводы или активное охлаждение, становятся обязательными в конструкциях с высокой скоростью отбора проб. Передовые технологии упаковки, такие как 2,5D-интерпозиторы с выделенными тепловыми плоскостями, исследуются для теплового разделения аналоговых и цифровых доменов при сохранении интеграции неповрежденной.

Потребление энергии в высокоширотных режимах

В то время как мощность на системном уровне часто уменьшается, абсолютное энергопотребление высокоскоростного ADC (например, > 1 GSPS) может составлять 1-3 Вт на канал. При множестве по нескольким каналам это может подчеркнуть сеть доставки мощности FPGA. Дизайнеры должны тщательно бюджетировать мощность, использовать методы энергоснабжения и выбирать комбинации FPGA-ADC, которые соответствуют требованиям производительности приложения на ватт. Для решения этой проблемы интегрируются новые архитектуры ADC с низким энергопотреблением, такие как последовательное приближение (SAR) для средних скоростей и SAR с временным интервалом для более высоких скоростей.

Сложность проектирования и смешанная проверка сигналов

Работа с интегрированными ADC FPGA требует опыта как в аналоговых, так и в цифровых доменах. Аналоговые интерфейсы должны быть должным образом отделены от цифрового шума переключения ткани FPGA - задача, требующая строгого моделирования и тщательной практики компоновки. Инструменты для совместного моделирования аналоговой модели ADC с цифровым RTL менее зрелые, чем для чистого цифрового дизайна FPGA, что ложится бременем на команды разработчиков. Многие поставщики теперь предоставляют имитационные IP и эталонные проекты, но кривая обучения остается крутой.

Аналоговое исполнение Trade-Offs

Интеграция ADC в цифровой оптимизированный процесс (типичный для FPGA) означает, что аналоговая производительность может не соответствовать производительности специализированного ADC, изготовленного на аналоговом узле процесса. Параметры, такие как эффективное количество битов (ENOB), динамическое расстояние без ложных данных (SFDR) и дифференциальная линейность (DNL), часто немного хуже для интегрированных ADC по сравнению с лучшими в классе дискретными частями. Для чрезвычайно требовательных приложений метрологии (например, 24-битное аудио или точное измерение постоянного тока), интегрированное решение все еще может не дотягивать, хотя разрыв сужается с каждым поколением.

Последствия затрат

FPGA с интегрированными высокопроизводительными ADC занимают большие площади и используют более дорогую упаковку, что приводит к более высоким удельным расходам, чем отдельная, более низкая стоимость FPGA плюс дискретный ADC. Анализ затрат и выгод зависит от объема: для больших объемов, компактных продуктов (например, AI краевые камеры, модули SDR), интеграция может снизить общую стоимость системы за счет устранения внешних компонентов и упрощения сборки. Для малообъемных, ультра-высокопроизводительных систем дискретные решения все еще могут быть более экономичными.

Будущие направления и новые тенденции

Более высокие плотности интеграции и многоканальные АЦП

Производители FPGA неуклонно увеличивают количество каналов ADC, интегрированных на одном кристалле. Ожидается, что следующее поколение устройств будет встраивать 16 или более одновременно отбирающих ADC, что позволит использовать фазированные антенны, массивные MIMO-коммуникации и мультисенсорный синтез без внешних мультиплексоров. В сочетании с передовой упаковкой (например, чиплетные архитектуры с использованием межсоединений высокой плотности) мы увидим гетерогенную интеграцию, где различные узлы процессов оптимизированы для аналоговых и цифровых секций отдельно, а затем собраны вместе.

Машинное обучение на грани с интегрированными ADC

По мере продвижения вывода ИИ к краю, способность пробовать аналоговые сигналы и выполнять алгоритмы машинного обучения в той же FPGA становится мощной. Например, датчик вибрации с интегрированным ADC FPGA может запускать легкую нейронную сеть для обнаружения неисправностей подшипников в реальном времени, передавая только предупреждения об аномалиях. Тщательная связь ADC и обработки позволяет делать субмиллисекундный вывод без отдельного микроконтроллера или GPU. Эта тенденция будет стимулировать разработку интегрированных ADC FPGA с выделенными ядрами тензорной обработки и настраиваемыми трубопроводами предварительной обработки.

Программное обеспечение: инструментарий и виртуализация

Интегрированные ADC FPGA позволяют использовать концепцию «программно-определяемого инструмента» - единой аппаратной платформы, которая может стать осциллографом, генератором сигналов, анализатором спектра или логическим анализатором в зависимости от загруженной конфигурации. Эта гибкость уже коммерциализируется на платформах SDR с открытым исходным кодом и модульном испытательном оборудовании. В будущем облачные приборы могут использовать реконфигурируемые платы FPGA-ADC для обеспечения удаленных, универсальных возможностей измерения в широком диапазоне аналоговых входных сигналов.

Повышение энергоэффективности и усовершенствование узлов процессов

Переход к более мелким технологическим узлам (например, 7 нм, 5 нм) приносит пользу как плотности цифровой логики, так и аналоговой производительности. транзисторы FinFET и шлюзовые транзисторы снижают шум и обеспечивают более высокие скорости отбора проб при меньшей мощности. Исследования в области 3D-складки также обещают смешать зрелый аналоговый технологический слой с современным цифровым слоем, нарушая компромисс производительности, который в настоящее время ограничивает интегрированные ADC. Мы можем ожидать, что интегрированные ADC FPGA достигнут скорости отбора проб 10 GSPS с 16-битным разрешением в течение следующих пяти лет, открывая двери для терагерцовой связи и сверхширокополосного зондирования.

Стандартизация и рост экосистем

Для снижения сложности проектирования, IP-блоки, предоставляемые поставщиком для управления, калибровки и упаковки данных ADC становятся все более сложными и удобными для пользователя. Инициативы, такие как экосистема Xilinx Analog Mixed-Signal (AMS) и Intel® FPGA SoC устройства предлагают готовые к использованию закаленные подсистемы ADC, которые могут быть настроены с помощью графического инструмента или программного API. Появление открытых аппаратных платформ (таких как ADI FMComms в паре с Xilinx FPGAs) снижает барьер для прототипирования и ускорения внедрения на малых и средних предприятиях.