Как эффективно интегрировать тестовые точки и функции отладки в сложные Pcb-слои

Критическая роль тестовых точек в современном дизайне печатных плат

В мире многослойных печатных плат с высокой плотностью тестовые точки больше не являются запоздалой мыслью - они являются фундаментальным требованием для переноса продукта с прототипа на объемное производство. Без хорошо расположенных испытательных точек инженеры сталкиваются со значительными проблемами во время функциональной проверки, проверки соответствия и ремонта полевых служб. Тестовые точки позволяют прямой электрический доступ к внутренним узлам, не полагаясь на хрупкие провода компонентов или сквозняки, которые могут быть похоронены под плотной маршрутизацией. Они позволяют производству выполнять автоматизированный оптический контроль (AOI) и тестирование в замыкании (ICT) на скорости, гарантируя, что каждая доска, покидающая линию, соответствует спецификациям.

Функции отладки выходят за рамки простых прокладок. Они включают выделенные заголовки для интерфейсов JTAG или SWD, тестовые циклы для текущего измерения и даже программно-запускаемые тестовые режимы, встроенные в FPGA или микроконтроллеры. При преднамеренном проектировании с самого начала эти функции значительно сокращают время, необходимое для изоляции ошибок, захвата проблем целостности сигнала и проверки поведения прошивки. Эта статья обеспечивает комплексный подход к интеграции тестовых точек и возможностей отладки в сложные макеты печатных плат при сохранении целостности сигнала, минимизации площади платы и сохранении технологичности.

Стратегическое размещение тестовых точек для максимальной эффективности

Близость к критическим узлам

Первое правило размещения испытательной точки - местоположение, местоположение, местоположение. Место испытательных точек как можно ближе к штифту устройства или через них предназначено для мониторинга. Для силовых рельсов, таких как выход регулятора переключения или базовое напряжение процессора, поместите специальную испытательную точку на одну и ту же сеть в пределах 100 милл компонентной панели. Это гарантирует, что измеренное падение напряжения и рябь являются репрезентативными для фактической нагрузки. Для высокоскоростных дифференциальных пар избегайте маршрутизации заглушки испытательной точки, которая может создавать разрывы импеданса - вместо этого используйте небольшую заглушку на верхнем слое, непосредственно связанную через микро-через сигнальный след, сохраняя длину заглушки менее 10 милл.

Доступность и зондирование

Точки испытания должны быть доступны для автоматизированных испытательных зондов (штыри или гвоздики), а также ручных осциллографов зондов. Обеспечить минимальную зону выдержки 0,060 дюйма (1,5 мм) вокруг каждой испытательной площадки, чтобы избежать шорты с прилегающими компонентами или следы. Поместите все испытательные точки на одной стороне доски (обычно дно) для упрощения конструкции крепления. Избегайте размещения испытательных точек под компонентами, разъемами или радиаторами, где они не могут быть достигнуты без разборки. Если доска недвижимости чрезвычайно плотная, рассмотреть возможность использования резисторов нулевого Ом в качестве перемычек, которые могут быть заселены или обезлюжены для создания временных испытательных узлов.

Стандартизация наименования и прокладки

Согласованные соглашения об именах ускоряют отладочный рабочий процесс. Используйте префикс, такой как TP , за которым следует сетевое имя (например, TP 3V3, TP I2C SCL. В схеме групповые испытательные точки вместе на отдельном листе или странице для легкой перекрестной ссылки. На макете печатной платы используйте квадратную площадку 40 миль с отверстием для сверления 25 миль (для проруби) или круглую площадку 30 миль (для поверхностного монтажа) в качестве стандартного следа. Многие инструменты CAD позволяют создавать пользовательский след для «точки испытания», которая включает в себя большое отверстие маски припоя и уникальный контур шелкового экрана. Стандартизация этих размеров снижает стоимость крепления и предотвращает повреждение пробного наконечника.

Интеграция функций отладки в сложные схемы

Наборные головные уборы Debug Headers

Для микроконтроллеров, FPGA и SoCs, включают в себя стандартный заголовок отладки (например, 10-контактный интерфейс Cortex Debug ARM, JTAG 20-контакт или простой 4-контактный SWD). Поместите заголовок рядом с целевым устройством, но вдали от шумных регуляторов переключения или высокоточных путей. Обеспечьте резисторы серии (обычно 0 Ω или 10 Ω) в линиях SWCLK и SWDIO, чтобы обеспечить изоляцию во время изоляции от неисправностей. Для плат с несколькими процессорами рассмотрите выделенный разъем отладки-mux, чтобы один программист мог получить доступ ко всем устройствам без замены кабелей.

Встроенный самотест (BIST)

Интегрируйте простые блоки BIST, где это возможно. Для аналоговых схем, включите в тестовый режим штифт, который соединяет выход оп-ампа с известным эталонным напряжением через переключатель. Для цифровой логики вставьте регистр, который можно прочитать через I2C или SPI для проверки состояний питания. Эти функции значительно сокращают время, необходимое для дифференциации ошибок проектирования и производственных дефектов. При использовании FPGA, зарезервируйте набор пользовательских IO, которые могут быть сконфигурированы как точки обратного цикла во время производственного тестирования; эти же IO могут служить GPIO в конечном продукте.

Тестовые петли для текущего измерения

Измерение тока конкретного блока (например, RFPA или рельс памяти DDR) часто необходимо во время разработки. Вместо того, чтобы вырезать следы для вставки амперметра, создайте специальную испытательную петлю - небольшой медный след (10 миль в ширину), соединяющий две смежные испытательные площадки. При нормальной работе след остается припаянным; во время отладки вы можете отсоединить один конец и вставить ток-зонд. Держите петлю как можно короче, чтобы избежать добавления паразитной индуктивности, особенно на высокочастотных рельсах. Для очень низких токовых измерений (микроампы), предоставьте прыгун или резистор 0 Ω, который можно временно заменить точным шунтом.

Проектирование для автоматизированного тестирования и изготовления

Совместимость с приборами In-Circuit Test (ICT)

Автоматизированное испытательное оборудование требует, чтобы каждая испытательная точка была доступна с одной стороны доски с предсказуемым размером и шагом. Следуйте рекомендациям IPC-7351 для размеров испытательной площадки. Поддерживайте минимальное расстояние между испытательными площадками 100 миль (2,54 мм), чтобы избежать мостика зонда. Используйте специальный испытательный слой (например, только нижняя сторона) и избегайте размещения компонентов на этом слое в зоне зонда. Если вы должны разместить испытательные точки на верхней стороне, координируйте с вашим производственным партнером заранее, чтобы обеспечить их летающий зонд или гвоздь-гвоздь фиксатор может достичь обеих сторон без чрезмерной стоимости оснастки.

Контролируемые Импеданс и тестовые точки

Каждая тестовая точка на высокоскоростной сети создает заглушку, которая может ухудшить целостность сигнала. Чтобы смягчить это, используйте наименьшую заглушку, возможную для зонда (например, заглушку диаметром 0,020 дюйма для штифта пого). Проведите след непосредственно через заглушку (по методу «через площадку»), чтобы длина заглушки была по существу нулевой. Если это невозможно, держите длину заглушки под приемлемым порогом для скорости передачи данных (для DDR4 обычно приемлемы заглушки ниже 0,1 дюйма; для PCIe Gen4, стремитесь к менее 0,05 дюйма). В крайних случаях поместите тестовые точки на сквозной, которая продолжается во внутренний слой, затем заполните проточную эпоксидную смолу, чтобы предотвратить прорыв.

Документация для сборочных и испытательных групп

Незаменима карта тестовых точек. Создайте PDF или электронную таблицу, в которой каждая тестовая точка указана по своему эталонному обозначению (например, TP101), сетевому имени, ожидаемому напряжению или типу сигнала и физическому местоположению (X, Y координаты). Включите на доске цветной шелкограф: используйте квадратный контур для точек тестирования мощности, круг для цифровых сигналов и треугольник для аналога. Полярность знака для точек тестирования, подключенных к рельсам питания (например, знак плюс рядом с VCC). Эта документация позволяет даже младшему технику начать отладку в течение нескольких минут.

Передовые методы для ПХД высокой плотности и высокой частоты

Встроенные тестовые точки в регионах прорыва BGA

При работе с мелкодисперсными БГА (0,5 мм или менее), добавление внешних испытательных точек по периметру может быть невозможным. Вместо этого, поместите тестовые точки непосредственно в зону разветвления БГА, используя рисунок собачьей кости от площадки БГА к прокладке. Используйте микро-через (5-10 мил) и убедитесь, что через микро-через (наполненный и покрытый) для предотвращения фиксации припоя. Эти встроенные испытательные точки могут быть доступны через головку зонда высокой плотности во время ИКТ, но они требуют тщательной координации с вашим производителем ПХБ для обеспечения надежной заливки и планаризации. Другой подход заключается в использовании поверхностных испытательных точек (например, от Keystone Electronics), которые составляют всего 30 мил × 30 мил и могут быть помещены внутри теневой зоны БГА - но только если компонент погружен в тепло и не требует переделки.

Использование правил DFT (дизайн для тестирования) в вашем инструменте CAD

Современные пакеты EDA (Altium Designer, Cadence Allegro, Mentor PADS) включают назначение испытательных точек, основанное на правилах проектирования. Настройка правил для обеспечения минимального диаметра прокладки, расстояний ожидания и ограничений слоя. Запуск автоматизированных проверок DFT во время макета: инструмент может выделять сети, у которых нет тестовой точки, или идентифицировать тестовые точки, которые не соответствуют правилам клиренса для крепления кровати из гвоздей. Для сложной платы с 2000 + сетями автоматизация не подлежит обсуждению. Многие команды также генерируют файл тестовой точки в формате Gerber, который может быть непосредственно импортирован в программное обеспечение для проектирования креплений ИКТ.

Точки тестирования для аналоговых и смешанных узлов сигналов

Аналоговые испытательные точки требуют дополнительной осторожности, чтобы избежать впрыска шума. Для узла с высоким сопротивлением (например, входного усилителя), избегайте маршрутизации длинного следа от узла к испытательной площадке - поместите испытательную площадку непосредственно рядом с узлом и используйте короткий тонкий след (6 мил). Добавьте небольшое кольцо наземной охраны вокруг аналоговых испытательных площадок, чтобы защитить их от цифрового шума. Для дифференциальных аналоговых сигналов предоставьте пару испытательных площадок, которые маршрутизируются симметрично, с положительными и отрицательными путями, согласованными в длину до 5 мил. Всегда включайте наземную испытательную точку рядом (в пределах 100 милс), чтобы зонд мог использоваться с коротким наземным свинцом.

Лучшие практики для стоимости и надежности

Минимизация влияния на площадь

Каждая испытательная точка потребляет доску недвижимости, которая в противном случае могла бы использоваться для маршрутизации или размещения компонентов. В больших объемах конструкции, компромисс между испытательным покрытием и размером доски должны управляться тщательно. Используйте поверхностные точки испытания, которые не требуют сверленных отверстий - они могут быть размещены поверх GND через или на запасных участках доски. Другой метод заключается в повторном использовании существующих компонентов в качестве испытательных точек: например, подтягивающий резистор верхней панели может служить в качестве испытательной точки, если он не покрыт корпусом резистора. Просто убедитесь, что площадка достаточно большая (не менее 30 мил) для принятия зонда.

Надежность испытательных стендов при повторном исследовании

Если доска будет проходить несколько сеансов отладки (прототипирование или полевая служба), используйте испытательные точки сквозной скважины с большим, пробитым отверстием (40-мильный дрель) и кольцевым кольцом верхней стороны не менее 10 мил. Поверхностные подушки могут изнашиваться после 10-20 пробных вставок, вызывая прерывистый контакт. Для производственных сред, где каждая доска тестируется только один раз, адекватны небольшие подушки для поверхностного монтажа. Для полевого оборудования, которое может потребоваться диагностика на месте, рассмотрите возможность использования испытательных точек с пружинными булавками пого (например, от Mill-Max), которые обеспечивают тысячи циклов спаривания.

Координация с вашим партнером по производству и сборке печатных плат

Раннее взаимодействие с вашим производственным партнером жизненно важно. Предоставьте план тестовой точки и попросите обратную связь о размерах пробоотборной площадки, клиренсе и доступе к тестам. Некоторые производители предлагают услугу обзора Design for Test (DFT)], которая может улавливать проблемы перед скотчем. Кроме того, уточните, используют ли они тестирование на летающий зонд или гвоздь-гвоздь — первый может обрабатывать меньшие прокладки и более жесткие площадки, в то время как последний предлагает более быструю пропускную способность с большими прокладками. Отрегулируйте макет испытательной точки соответствующим образом, чтобы минимизировать стоимость и время цикла.

Для дальнейшего чтения принципов DFT и стратегий тестирования ПХД высокой плотности обратитесь к стандартам IPC для тестируемости и обширной литературе по тестированию граничных сканов, опубликованной сообществом JTAG Technologies .