Лучшие практики для включения протоколов последовательной связи, таких как Pcie и USB, в Pcb-раскладывания

Целостность сигнала: размышления, перекрестные разговоры и затухание

Каждая разрывность в линии передачи вызывает отражение. Виас, разъемы и изменения ширины трассы создают несоответствия импеданса. Для высокоскоростных сигналов минимизируют количество проходов. Когда проходы неизбежны (например, для изменений слоя), используют технику обратного бурения для удаления неиспользуемой заглушки, которая в противном случае действует как резонансная полость. Держите длину заглушки ниже 12 милс для сигналов 16 Гбит/с. Перекрестным движением можно управлять, увеличивая расстояние между соседними дифференциальными парами, по крайней мере, в 5 раз ширину трассы. Также избегайте маршрутизации высокоскоростных сигналов, параллельных часовым линиям или другим шумным следам, для более чем 1 дюйма. Используйте плоскость земли между слоями для изоляции чувствительных сигналов.

Затухание становится значительным на высоких частотах. Диэлектрические потери увеличиваются с частотой, поэтому для длинных следов PCIe (более 8 дюймов) рассмотрите возможность использования ламината с низкими потерями, такого как Megtron 6 или Isola Tachyon. Бюджет потерь для канала PCIe Gen4 обычно составляет около 20 дБ. Дизайнеры должны моделировать весь канал от водителя до приемника, включая разъем, для обеспечения соответствия.

Пути заземления и возвращения

Твердая, непрерывная наземная плоскость необходима для высокоскоростных сигналов. Наземная плоскость обеспечивает низкоиндуктивный обратный путь для дифференциальных сигналов. Любой разрыв или раскол в наземной плоскости заставляет ток находить альтернативный путь, создавая большую петлевую антенну, которая излучает EMI и ухудшает качество сигнала. Никогда не направляйте высокоскоростную дифференциальную пару по расколу в наземной плоскости. Если вы должны изменить опорные плоскости (например, от верхней меди до наземной плоскости на слое 2, затем к силовой плоскости на слое 4), поместите швы рядом с сигнальными слоем для обеспечения обратного пути. Для многослойных плат назначьте по меньшей мере один весь внутренний слой в качестве опорного для высокоскоростных сигналов, если он хорошо разъединен и имеет низкое сопротивление.

Совместимость с Trace Length Matching и Skew Control

Для дифференциальных пар два следа должны быть сопоставлены по длине в течение нескольких пикосекунд перекоса. Это гарантирует, что дифференциальный сигнал остается сбалансированным. Для PCIe Gen4 перекос внутри пары должен быть менее 5 пс, что соответствует примерно 30-35 милям несоответствия длины (в зависимости от задержки распространения). Используйте извилистые (тромбоновые) узоры для корректировки длины более короткого следа. Сделайте изгибы мягкими (радиус не менее 3x ширины следа), чтобы избежать разрывов импеданса. Для многополосных автобусов, таких как PCIe x4 или x8, перекос между полосами также важен. PCIe обычно требует полного перекоса через полосы, чтобы быть менее 0,15 UI (интервал единицы), который при 16 GT / с составляет около 9,4 пс. Это означает, что все полосы должны быть маршрутизированы на аналогичные длины (в течение нескольких сотен милс).

Для USB 3.x, внутрипарный перекос для пар SuperSpeed должен быть менее 5 ps, и две пары SuperSpeed (SSTX и SSRX) должны быть сопоставлены в пределах 100 милс, чтобы избежать перекоса в разъеме. USB 2.0 D + / D- более прощающий, но соответствие их в пределах 50 милс все еще снижает шум в обычном режиме.

Советы по маршрутизации для PCIe и USB: практические методы

С учетом основных принципов, давайте сосредоточимся на фактическом процессе маршрутизации. Цель состоит в том, чтобы создать путь, который сохраняет качество сигнала от контроллера до разъема.

Дифференциальные правила парной маршрутизации

• Связывание: Маршрутизация двух следов дифференциальной пары как можно ближе друг к другу (обычно 5-8 миллис от края до края) для поддержания тесной связи. Это снижает излучение в обычном режиме и повышает шумовой иммунитет.
• Постоянное сцепление: Поддерживайте одинаковый зазор между парой на протяжении всего маршрута. Любое изменение расстояния изменяет дифференциальное сопротивление. Когда вы входите в соединительную площадку или сквозную площадку, сцепление изменяется. Используйте сужение сопротивления для постепенного расширения расстояния вблизи площадки.
• Избегать 90-градусных изгибов: Использовать 45-градусные изогнутые изгибы или изогнутые дуги радиусом не менее 3х ширины следа.Острые углы создают емкостную разрывность и увеличивают отражения.
• Держите вне зон: Не направляйте другие сигналы (особенно часы или I2C) в пределах 50 милли дифференциальной пары. Эти сигналы-агрессоры могут спариваться в пару и вызывать дрожание.

Складка уровня и стратегия Via

Для PCIe Gen3 и выше используйте слойную стекап, которая обеспечивает сплошную опорную плоскость, прилегающую к каждому сигнальному слою. Типичная 4-слойная стекап: Сигнал (вверху) - Наземный - Мощный - Сигнал (внизу). Верхний и нижний слои используются для маршрутизации высокоскоростных сигналов, при этом прилегающая наземная плоскость обеспечивает обратный путь. Для более сложных плат (8+ слоев) используйте симметричную стекап, чтобы избежать деформации во время производства.

Для PCIe Gen5 при 32 Гт/с, рассмотрите возможность использования микровиас (лазерно-буреных) с 4-миллиметровым сверлом для минимизации эффектов заглушки. Поместите землю рядом с каждым сигналом через (в пределах 30 милс) для обеспечения обратного пути с низкой индуктивностью. Если у вас есть переходные слои дифференциальной пары, используйте пару заземляющих слоёв (по одному для каждого сигнала через) для поддержания связи.

Размещение коннектора и маршрутизация прорыва

Размещать разъемы по краю платы для минимизации расстояния до кабеля и уменьшения EMI. Для USB-C разъем имеет 24 штифта, а высокоскоростные пары расположены в центре разъема. Область прорыва очень перегружена. Маршрутировать пары SuperSpeed по внешним слоям, чтобы избежать через заглушки. По возможности использовать пары A/B D+ и D-пар (USB 2.0) по внутренним слоям. Для разъемов PCIe edge (как в видеокарте) следы должны маршрутизироваться от контроллера к золотым пальцам с минимальной длиной. Используйте шаблон вентиляции, который соответствует выдавливанию разъема и избегать пересечения полос.

Лучшие практики для надежного высокоскоростного дизайна

Помимо основных рекомендаций по макетированию, несколько дополнительных практик могут значительно повысить надежность вашего дизайна.

Целостность власти и разделение

Высокоскоростные переходные процессы вытягивают большие токовые шипы. Размещают отсоединяющие конденсаторы вблизи от штифтов питания контроллера и разъема. Для PCIe используют объемный конденсатор (10-100 мкФ) и несколько высокочастотных обводных конденсаторов (0,1 мкФ и 0,01 мкФ) в сетчатом рисунке вблизи штифтов питания. Используйте конденсаторы с низкой ЭСЛ (эквивалентной последовательной индуктивности) в пакетах 0402 или 0201. Плоскость мощности должна иметь низкое импедансное напряжение в широком диапазоне частот. Используйте инструменты моделирования Power Integrity (PI) для проверки того, что рябь напряжения остается в пределах спецификаций (обычно ±3% для PCIe).

Защита и фильтрация ОУР

Разъемы USB подвергаются электростатическому разряду (ESD) от кабелей и человеческого прикосновения. Поместите диоды TVS на линии D+/D- и SuperSpeed рядом с разъемом. Выберите телевизоры с низкой емкостью (до 0,5 пФ), чтобы избежать ухудшения целостности сигнала. Для USB 2.0 часто используются удушья в обычном режиме для подавления шума в обычном режиме, но их можно опустить, если макет осторожен. Для USB 3.x и PCIe избегайте удушений в обычном режиме на высокоскоростных парах, потому что они вводят неприемлемые потери при вставке.

Моделирование перед производством

Для моделирования профиля импеданса и диаграммы глаз PCIe Gen4 открытие глаз должно быть не менее 0,3 UI и джиттер должен быть ниже 0,15 UI p-p. Для USB 3.2 совместимая маска глаза определяется в спецификации. Моделирование EMC (с использованием инструментов, таких как CST Studio) может предсказать излучаемые выбросы с платы и помочь найти антенные структуры. Многие инструменты PCB CAD теперь включают интегрированные функции анализа SI / PI (например, Altium Designer с анализом SI или Cadence Allegro с Sigrity). Используйте их.

Для более глубокого изучения рабочих процессов моделирования, страница дизайна и тестирования PCIe предоставляет ценные ресурсы.

Тестирование и валидация

После изготовления платы обязательное строгое тестирование. Используйте рефлектор временной области (TDR) для измерения импеданса дифференциальных пар. Проверьте, что импеданс находится в пределах ±10% от цели. Используйте осциллограф с зондом высокой пропускной способности (16 ГГц для PCIe Gen4) для захвата диаграммы глаз. Проверьте наличие чрезмерного джиттера или предела напряжения. Для USB используйте тестер соответствия USB (например, тестеры Lecroy Voyager или Teledyne LeCroy USB) для запуска официального пакета тестирования соответствия. Для PCIe используйте анализатор протокола PCIe или тестер BER (битовая частота ошибок) для подтверждения того, что частота ошибок бита ниже 1e-12. Общие проблемы, которые появляются во время тестирования, включают разрывы импеданса на виас, чрезмерное перекрестное скрещивание с соседней высокоскоростной полосы или шум питания. Отладьте их итеративно, перераспределив проблемный участок.

Термический менеджмент

Высокоскоростные протоколы генерируют тепло. Контроллер PCIe и контроллер передачи мощности USB (PD) могут требовать тепловых сквозняков под пакетами QFN или BGA. Используйте тепловую площадку и подключите экспонированное весло к наземной плоскости с несколькими тепловыми сквозняками. Убедитесь, что высокоскоростные следы не маршрутизируются непосредственно над горячими точками, чтобы избежать дополнительного нагрева, который может изменить диэлектрическую постоянную подложки. Для мощных приложений USB PD (100 Вт) сам разъем может нагреваться, поэтому обеспечивайте медные ливни и вентиляцию в корпусе.

Вывод: создание основы для надежной высокоскоростной связи

Интеграция PCIe и USB в компоновку PCB — это дисциплина, которая сочетает в себе электрическую теорию с практическими производственными ограничениями. Сосредоточив внимание на управлении импедансом, целостности сигнала, правильном заземлении и тщательной маршрутизации, вы можете создать дизайн, который соответствует строгим временным и помеховым запасам, требуемым современными последовательными протоколами. Дополнительные шаги моделирования и проверки гарантируют, что дизайн не только теоретически обоснован, но и надежен в реальных условиях.

Каждый проект уникален, но основные принципы остаются неизменными. Начните с солидной стекап, соблюдайте строгие правила маршрутизации для дифференциальных пар и никогда не недооценивайте важность чистого пути возврата. По мере того, как скорость передачи данных продолжает расти - PCIe Gen6 достигнет 64 GT / с - те же лучшие практики станут еще более важными. Освоение их сегодня подготовит вас к следующему поколению высокоскоростного дизайна.