Преимущества использования мягких процессоров в цифровых системах на основе Fpga

Полевые программируемые затворные массивы (FPGA) обеспечивают реконфигурируемую кремниевую подложку, которая позволяет инженерам внедрять собственную цифровую логику. Одной из наиболее преобразующих возможностей современных FPGA является возможность инстанцировать ядра мягких ядер процессоров центрального процессора (CPU), описанные в языках описания аппаратных средств (HDL), таких как VHDL или Verilog, и синтезированные непосредственно в ткань FPGA. В отличие от фиксированных жестких процессоров, встроенных в кремний, процессоры мягких ядер могут быть сконфигурированы, расширены и оптимизированы для конкретных требований приложения. В этой статье рассматриваются архитектура, преимущества, приложения и компромиссы мягких процессоров, предлагая практическое руководство для системных архитекторов и встраиваемых дизайнеров, рассматривающих их использование в цифровых системах на основе FPGA.

Что такое мягкие процессоры?

Мягкоядерный процессор представляет собой микропроцессорное ядро, которое существует в виде синтезируемого HDL-дизайна. При загрузке в FPGA он занимает программируемые логические блоки — таблицы поиска (LUT), флип-флопы, блок RAM (BRAM), срезы цифровой обработки сигналов (DSP) и ресурсы маршрутизации — для реализации траектории передачи данных процессора, блока управления, логики извлечения инструкций и интерфейсов памяти. Популярные примеры включают MicroBlaze Xilinx, Nios II Intel и растущее число ядер RISC-V с открытым исходным кодом, таких как VexRiscv, PicoRV32 и SweRV EH1.

В отличие от ядер жестких процессоров (например, ARM Cortex-A или Cortex-R, встроенных в Xilinx Zynq или Intel SoC FPGA), процессоры с мягким ядром предлагают полную гибкость. Дизайнеры могут выбирать такие параметры, как глубина трубопровода (три этапа, пять этапов или более), размер кэша (данные и кэши инструкций от 0 КБ до десятков килобайт), включение блока с плавающей запятой (FPU), множитель / разделители, интерфейсы отладки оборудования и даже пользовательские расширения набора инструкций. Затем процессор синтезируется вместе с остальной частью конструкции FPGA, что позволяет тесно интегрировать систему на чипе (SoC) в одном программируемом устройстве.

Hard vs. Soft-core процессоры

Преимущества использования мягких процессоров

Непревзойденная кастомизация

Основная сила процессоров с мягким ядром заключается в их настраиваемости. Разработчики могут адаптировать процессор в точности к вычислительным требованиям своего приложения. Например, для задачи, ориентированной на управление, может потребоваться небольшое ядро с низким энергопотреблением с минимальными этапами конвейера, в то время как алгоритм обработки цифровых сигналов может извлечь выгоду из FPU и пользовательских расширений с множественным накоплением. Многие архитектуры с мягким ядром позволяют дизайнерам добавлять пользовательские инструкции, которые выполняются в одном цикле, ускоряя критические алгоритмы без накладных расходов аппаратного ускорителя. Этот уровень настройки невозможен с фиксированными жесткими процессорами без добавления внешней логики.

Глубокая интеграция с пользовательским оборудованием

Мягкоядерные процессоры находятся внутри той же ткани FPGA, что и остальная часть цифровой системы. Это позволяет беспрепятственно подключаться к высокоскоростным ускорителям, контроллерам памяти, интерфейсам ввода-вывода или высокоскоростным приемопередатчикам. Архитектура шины (например, AXI4, Avalon, Wishbone) может быть разделена по всем IP-блокам, устраняя проблемы задержки и целостности сигнала, которые мешают многочиповым конструкциям. Один FPGA может содержать задачи управления процессором с мягким ядром, ускоритель, подобный GPU, для матричной математики и высокоскоростной радиоинтерфейс - все без единого внешнего следа PCB за пределами FPGA-шпиль.

Сокращение расходов и площади заседаний

Устраняя необходимость в отдельном микроконтроллере или микропроцессорной ИС, процессоры с мягким ядром снижают стоимость счетов-материалов (BOM), площадь платы и энергопотребление. В производстве с низким и средним объемом экономия от удаления внешнего процессора и связанных с ним вспомогательных компонентов (осцилляторы, сдвигатели уровня, чипы памяти) может компенсировать стоимость более крупной FPGA. Кроме того, сама конструкция FPGA может быть обновлена в полевых условиях (например, через флэш-память или OTA), позволяя исправлять или обновлять функции без изменений оборудования.

Быстрое прототипирование и итерация

Инструменты поставщика FPGA обеспечивают готовые к использованию IP-ядра для мягких процессоров, а также настраиваемые карты памяти, контроллеры прерываний и периферийные блоки. Инженеры могут мгновенно создавать ядро процессора за считанные минуты, используя такие инструменты, как Xilinx Vivado IP Integrator или Intel Platform Designer. Изменение конфигурации процессора, например, увеличение размера кэша или добавление FPU, требует только повторного синтеза, который может быть завершен за несколько часов. Эта быстрая итерация бесценна во время ранней разработки, где дизайнеры изучают несколько архитектурных компромиссов без фиксированных ASIC или дорогостоящего спина микропроцессорной платы.

Обновляемость и адаптируемость поля

Логика процессора с мягким ядром полностью определяется битовым потоком FPGA. Если появляется новый протокол, обнаруживается уязвимость безопасности или изменяется системное требование, весь процессор может быть обновлен просто загрузкой нового битового потока. Эта адаптивность экономит аппаратные и логистические затраты для систем, развернутых в удаленных местах или в приложениях длительного цикла, таких как телекоммуникационная инфраструктура, промышленная автоматизация и аэрокосмическая промышленность.

Масштабируемость и параллелизм

Многократные процессоры с мягким ядром могут быть инстанцированы в одном FPGA для создания симметричных или асимметричных систем многопроцессорной обработки. Каждое ядро может быть сконфигурировано индивидуально — некоторые с FPU, некоторые без — и соединено через общую память или выделенные линии связи точка-точка. Этот подход масштабирует вычислительную пропускную способность линейно с количеством ядер, пока приложение параллелизуемо. Для встроенных систем реального времени двух- или четырехядерный кластер мягких процессоров может обрабатывать как задачи управления, так и задачи передачи данных детерминировано.

Управление энергией и теплом

Мягкоядерные процессоры позволяют тонкозернистую систему управления питанием. Неиспользуемые экземпляры процессора могут быть приведены в действие через зависание часов или островки питания; конкретные этапы трубопровода могут быть выключены, когда это не требуется. Поскольку процессор построен из ткани FPGA, динамическое потребление энергии пропорционально логическому использованию и тактовой частоте. Это дает дизайнерам возможность обмениваться производительностью для питания на системном уровне, что невозможно с фиксированным жестким процессором, работающим с постоянной скоростью.

Продвинутая отладка и анализ

Многие процессоры с мягким ядром включают в себя сложные модули отладки, доступные через JTAG или USB. Такие функции, как трассировка в реальном времени, точное профилирование цикла, точки останова оборудования и мониторы шины AXI, позволяют разработчикам проверять поведение системы задолго до появления платы. Некоторые инструменты могут даже соотносить исполняемые инструкции с сигналами HDL, обеспечивая уровень видимости, который конкурирует с традиционными отладчиками программного обеспечения. Это значительно ускоряет валидацию сложных систем в реальном времени.

Образовательная и исследовательская ценность

Мягкие процессоры широко используются в университетских курсах для обучения компьютерной архитектуре и цифровому дизайну. Студенты могут модифицировать микроархитектуру процессора - добавить предиктор ветви, изменить политику замены кэша или внедрить новую инструкцию - и сразу увидеть влияние на производительность и использование ресурсов на реальном оборудовании. Экосистема RISC-V с открытым исходным кодом еще больше снизила барьеры, что облегчает экспериментирование с пользовательскими ядрами без дорогостоящих лицензий.

Общие приложения в цифровых системах

Встроенный контроль и промышленная автоматизация

Мягкоядерные процессоры превосходят в приложениях, требующих детерминированного управления в реальном времени, таких как моторные приводы, роботизированные контроллеры и программируемые логические контроллеры (PLC). Процессор может обрабатывать высокоуровневое секвенирование, в то время как пользовательские аппаратные ускорители реализуют блоки безопасности, импульсно-широтную модуляцию или аналого-цифровое управление конверсией. Поскольку вся система вписывается в одну FPGA, электромагнитные помехи и сложность проводки снижаются.

Программно-определяемое радио (SDR)

В системах SDR процессор софт-ядра управляет динамическим доступом к спектру, выбором каналов и стеками протоколов, в то время как выделенные блоки DSP выполняют фильтрацию и модуляцию / демодулирование. Возможность перенастроить процессор для обработки различных форм волн (например, Wi-Fi, LTE, Bluetooth) без изменения аппаратного обеспечения имеет решающее значение для многостандартных радиостанций.

Цифровой сигнал и обработка изображений

Инструкции на заказ позволяют процессорам с мягким ядром ускорять внутренние петли для FFT, свертки или сжатия. Например, ядро MicroBlaze может быть расширено с помощью аппаратного множителя-аккумулятора (MAC) и векторного блока для выполнения конвейеров обработки изображений со скоростью потоковой передачи. В сочетании с двигателями прямого доступа к памяти (DMA) эти системы достигают пропускной способности, ранее возможной только с выделенными ASIC.

Интернет вещей (IoT) Edge Computing

Низкозатратные FPGA с процессорами с мягким ядром позволяют использовать интеллектуальные граничные узлы. Процессор обрабатывает инкапсуляцию протокола (MQTT, CoAP) и синтез датчиков, в то время как программируемая логика взаимодействует непосредственно с аналоговыми датчиками, флэш-памятью и беспроводными приемопередатчиками. Обновляемые битовые потоки позволяют развертывать исправления ошибок или новые модели вывода ИИ в широко распространенных установках.

Автомобильные и аэрокосмические системы

Критически важные для безопасности приложения извлекают выгоду из детерминизма и отказоустойчивости, достижимых с процессорами с мягким ядром. Для работы с блокировкой могут быть инстанцированы несколько избыточных ядер; вокруг процессора могут быть обернуты пользовательские схемы кода, исправляющие ошибки (ECC). Поскольку один и тот же FPGA может реализовать как процессор, так и логику функциональной безопасности, процессы сертификации (ISO 26262, DO-254) упрощены.

Научное оборудование и испытательное оборудование

In high-speed data acquisition and instrumentation, a soft-core processor coordinates multiple parallel ADC/DAC channels, triggers, and data storage. The processor's configurable bus width and low-latency interfaces allow it to process streaming data with minimal jitter, while the FPGA's reconfigurable front-end adjusts to different measurement modes.

Проблемы и соображения

Ограничения на производительность

Мягкоядерные процессоры обычно работают на тактовой частоте от 50 МГц до 400 МГц — намного ниже таковых у жестких процессоров (0,5-2 ГГц). Каждая логическая операция вызывает задержку через несколько LUT и маршрутизацию, ограничивая частоту. Для вычислительно-интенсивных задач может потребоваться жесткий процессор или выделенный ускоритель. Однако для управления и умеренной обработки сигналов мягкие ядра часто обеспечивают достаточную производительность с меньшей мощностью.

Использование ресурсов

Реализация процессора потребляет значительную часть ресурсов FPGA. Базовое 32-битное ядро RISC-V может использовать 2000-4000 LUT и 4-8 блочные ОЗУ, в то время как многофункциональный MicroBlaze с кэшем и FPU может превышать 10000 LUT и 100 блочных ОЗУ. Это оставляет меньше ресурсов для остальной части дизайна. Тщательное планирование этажа и анализ ресурсов необходимы в начале цикла проектирования.

Сеть инструментов и экосистемная зависимость

Каждый процессор с мягким ядром привязан к инструментальной цепи своего поставщика. Дизайн MicroBlaze требует Xilinx Vivado или ISE; Nios II требует Intel Quartus. Ядра с открытым исходным кодом RISC-V предлагают больше свободы, но все еще требуют инструментов синтеза (например, Yosys) и пакетов поддержки платы, которые могут быть не такими зрелыми. Поддержка инструментов отладки также может варьироваться. Команды должны оценить кривую обучения и усилия по интеграции, прежде чем совершать работу с конкретным ядром.

Торговля энергопотреблением

Хотя процессоры с мягким ядром могут управляться с помощью мощности, их динамическая мощность на MIPS обычно выше, чем у жесткого процессора, потому что ткань FPGA менее эффективна, чем выделенный кремний. Для устройств с питанием от батареи или с тепловым ограничением внешний маломощный MCU может быть более подходящим. Однако общая мощность системы (включая все периферийные устройства, интегрированные в FPGA) все еще может быть ниже, чем решение с несколькими чипами.

Плавающая точка и сложная арифметика

Многие процессоры с мягким ядром предлагают дополнительные FPU, но производительность по-прежнему отстает от жестких FPU. Для приложений, требующих интенсивной математики с двойной точностью, рекомендуется жесткий процессор или пользовательский ускоритель с плавающей запятой. Арифметика с фиксированной запятой, поддерживаемая изначально большинством мягких ядер, часто обеспечивает адекватную точность для циклов управления и обработки датчиков.

Будущий прогноз

Рост архитектуры RISC-V с открытым исходным кодом активизировал ландшафт процессоров с мягким ядром. Ядра RISC-V теперь доступны в многочисленных вариантах - от крошечных 2-ступенчатых микроконтроллеров до нестандартных многопоточных процессоров - все свободны от лицензионных сборов. Эта демократизация позволяет даже небольшим командам создавать пользовательские процессорные системы. Кроме того, ожидается, что производители FPGA продолжат улучшать свои потоки синтеза, позволяя процессорам с мягким ядром достигать более высоких тактовых частот за счет лучшего размещения и маршрутизации. Интеграция ускорителей AI (NPU) вместе с мягкими процессорами в той же ткани FPGA станет все более распространенной для краевого вывода. По мере повышения уровней абстракции дизайна через синтез высокого уровня (HLS) и SystemVerilog, усилия по настройке и внедрению процессоров с мягким ядром уменьшатся, что сделает их доступными для более широкого круга инженеров.

Заключение

Мягкоядерные процессоры представляют собой мощный инструмент для инженеров, проектирующих цифровые системы на основе FPGA. Их беспрецедентная настройка, глубокая аппаратная интеграция, экономическая эффективность и полевая модернизация делают их идеальными для широкого спектра приложений - от промышленного управления и программно-определяемого радио до краевых вычислений и научных приборов. В то время как существуют компромиссы производительности и ресурсов, тщательный архитектурный выбор может дать высоко оптимизированные системы, которые балансируют скорость, площадь и мощность. По мере того, как экосистемы с открытым исходным кодом становятся более способными, мягкие процессоры будут продолжать играть центральную роль в современном дизайне встроенных систем, предлагая уровень гибкости, который не может соответствовать решениям с фиксированным процессором.

Для дальнейшего изучения обратитесь к официальной документации для Xilinx MicroBlaze и Intel Nios II или исследуйте экосистему с открытым исходным кодом RISC-V для свободно доступных процессоров с мягким ядром.