Проблемы масштабирования рекламы для 5g и беспроводных технологий
Императив масштабирования ADC в беспроводной сети следующего поколения
Современные беспроводные системы, от нового радио 5G (NR) до появляющегося видения 6G, полагаются на фундаментальный шаг преобразования: перевод широкополосных аналоговых радиочастотных (RF) сигналов в цифровую область для обработки базовой полосы. Аналоговые-цифровые преобразователи (ADC) лежат в основе каждой цепи приемников, и их производительность напрямую диктует достижимые скорости передачи данных, бюджеты каналов и эффективность системы. По мере того, как отрасль продвигается к многогигабитной пропускной способности, чрезвычайно низкой задержке и массивной связи, требования, предъявляемые к ADC, резко усилились. В отличие от более ранних поколений сотовой связи, где относительно узкие каналы (20 МГц для 4G) были нормой, 5G вводит полосы пропускания канала до 400 МГц на компонентную несущую, с агрегированием несущих, толкая общую мгновенную полосу пропускания к гигагерц или более. Будущие системы 6G могут использовать субтерагерцовые полосы с сотнями гигагерц спектра, требуя ADC с частотой выборки, превышающ
Масштабирование АЦП для удовлетворения этих спецификаций далеко не тривиально. Фундаментальные компромиссы, вытекающие из теории схем и физики полупроводников, ограничивают, насколько быстрым, точным и энергоэффективным может быть один преобразователь. Производители и исследовательские группы изучают новые архитектуры, передовые узлы процессов и методы калибровки на системном уровне, чтобы преодолеть эти барьеры. В этой статье рассматриваются основные проблемы масштабирования АЦП для 5G и за его пределами, охватывающие выбор архитектуры, ограничения технологических процессов, интеграционные препятствия и перспективы будущих беспроводных приемников.
Фундаментальные архитектурные соображения ADC для высокоскоростной беспроводной связи
Пробы по сравнению с компромиссами по разрешению
Хорошо известная теорема отбора проб диктует, что частота отбора проб ADC должна быть по крайней мере в два раза больше пропускной способности входного сигнала. Для базовой станции 5G, обрабатывающей несущую частоту 400 МГц, требуется минимальная частота отбора проб 800 MSPS, но для реального мира требуется перепробовать системы, чтобы расслабить аналоговую фильтрацию и улучшить отношение сигнал-шум (SNR), толкая скорости хорошо в область GSPS. Более высокие скорости отбора проб уменьшают время, доступное для процесса внутреннего преобразования. Например, в регистре последовательного приближения (SAR) ADC каждое решение о битах должно выполняться в течение одного тактового цикла; по мере сокращения периода времени отсчета для емкостного цифрового-аналогового преобразователя (DAC) становится узким местом. Аналогично, трубопроводные архитектуры должны точно усиливать напряжение остатков на очень высоких скоростях, предъявляя строгие требования к операционным усилителям (op-amps) и компараторам.
Разрешение, измеренное в эффективном количестве битов (ENOB), обратно связано с частотой выборки для заданного бюджета мощности. Эта связь захвачена показателем заслуг Walden (FoM = мощность / (2 × пропускная способность × 2 ENOB ), который был относительно постоянным в течение десятилетий масштабирования CMOS. Достижение 10-битного ENOB при 10 GSPS потребляет примерно 100 мВт в передовых конструкциях; сокращение мощности вдвое при сохранении того же ENOB требует либо инноваций архитектуры, либо улучшения процесса. Поскольку беспроводные стандарты требуют как более высокой пропускной способности, так и более высоких заказов модуляции (256-QAM, 1024-QAM), ADC должен обеспечить более 8-битный ENOB с очень высокими скоростями, комбинация, которая остается трудно реализовать с одноядерными преобразователями.
Диссипация мощности и метрики эффективности
В массивных MIMO-приемниках, которые являются краеугольным камнем базовых станций 5G и 6G, десятки или сотни антенных элементов требуют выделенной цепи ADC. Если каждый ADC потребляет сотни милливатт, общий бюджет мощности становится непомерно большим для оборудования, установленного на башнях или в небольших ячейках. Инженеры поэтому ищут наименьшую возможную мощность на шаг преобразования, толкая Walden FoM ниже 1 fJ / шаг преобразования. Современные межрежимные SAR ADC достигли FoM около 5 fJ / шаг преобразования, но дальнейшее сокращение требует новых методов схемы, таких как динамические компараторы с низким шумом отката, емкостные DAC с быстрым оседанием и масштабированием напряжения питания. Осознанные архитектуры, которые отключают неиспользуемые срезы преобразователя или снижают частоту отбора проб при легкой нагрузке, также изучаются.
Линейность и ложно-свободный динамический диапазон
Помимо необработанных SNR, беспроводные приемники должны обрабатывать большие блокирующие сигналы, которые на порядки сильнее желаемого канала. Телефон 5G может столкнуться с блокатором только на 20 МГц, что на 30 дБ сильнее, чем требуемый сигнал. Нелинейности ADC генерируют продукты интермодуляции, которые могут упасть внутри полосы пропускания, повышая уровень шума и ухудшая чувствительность. АЦП высокой линейности требуют тщательной конструкции схем выборки и удержания (для уменьшения ошибки диафрагмы), усилители с низким искажением на конвейерных стадиях и калибровки несоответствий конденсатора. Для приемников с макросотой часто указывается необоснованный динамический диапазон (SFDR) 70 дБк или лучше, цель, которая становится труднее удовлетворить по мере увеличения пропускной способности, потому что отношения конденсатора становятся ограниченными допусками процесса.
Проблемы в 5G новых радио (NR) и систем mmWave
Агрегация каналов и Bandwidth
5G NR определяет полосы пропускания канала 100 МГц в полосах суб-6 ГГц и 400 МГц в полосах миллиметровых волн (mmWave). При агрегации несущих приемнику может потребоваться одновременно обрабатывать несколько компонентных несущих, что приводит к мгновенной полосе пропускания, превышающей 1 ГГц. Это заставляет ADC пробовать со скоростью выше 2 ГСПС. На таких скоростях аналоговый фронтенд (фильтрация, усилитель переменного усиления) должен обеспечивать достаточное сглаживание, что является сложной задачей, поскольку переходная полоса фильтра становится чрезвычайно узкой по отношению к частоте выборки. Широкополосные конструкции часто прибегают к сложным аналоговым фильтрам или используют избыточную выборку для ослабления требований к фильтру, но избыточная выборка дополнительно повышает требование к скорости ADC.
Динамический диапазон и блокировка сигналов
В полосах mmWave потери пути высоки, поэтому приемники должны справляться с большими вариациями мощности принимаемого сигнала. Мобильное устройство, близкое к базовой станции, может видеть сильный сигнал, в то время как удаленный пользователь испытывает слабый. ADC должен иметь достаточный динамический диапазон для размещения самого сильного сигнала без обрезания, при этом все еще разрешая самый слабый сигнал (который может быть похоронен в шуме квантования). Требуемый ENOB может быть оценен из бюджета системной связи: типичный приемник 5G может нуждаться в 9-10 битах разрешения. Однако один ADC не может одновременно достигать 10-битного ENOB при 5 GSPS без потребления непрактичной мощности. Таким образом, системные архитекторы часто обмениваются аналоговым контролем усиления, цифровой AGC и формирование шума, чтобы ослабить требования ADC.
Взаимосвязанные с временем ADC и калибровка
Наиболее распространенный подход к достижению ставок GSPS при сохранении умеренного разрешения - это увязка во времени: банк М более медленных ADC работает параллельно на переплетенных образцах. Эффективная скорость отбора проб умножается на M, в то время как каждая суб-ADC работает с долей полной тактовой частоты. Однако перемешивание вносит несоответствия в офсет, усиление и время по каналам. Офсет и ошибки усиления производят ложные тона при кратности скорости отбора проб суб-ADC, в то время как перекос времени (перекос между моментами выборки) создает искажение, зависящее от сигнала, которое трудно калибровать. Современные межлистовые ADC включают фоновые калибровочные петли, которые непрерывно оценивают и исправляют эти несоответствия, но калибровочное оборудование добавляет площадь и мощность. По мере увеличения количества переплетенных каналов (64, 128 или более для терагерцовых скоростей) сложность калибровки растет экспоненциально.
Помимо 5G: 6G, суб-терагерцовая связь и терагерцовая связь
Sub-THz полосы и ультра-широкополосная обработка
6G исследования нацелены на несущие частоты от 100 ГГц до 300 ГГц и за их пределами, где доступный спектр может составлять десятки гигагерц. Для использования такой полосы пропускания ADC должны пробовать со скоростью, превышающей 100 GSPS - область, в настоящее время ограниченная цифровыми осциллографами и единственными в своем роде исследовательскими прототипами. На этих скоростях обычные электронные компоненты становятся непрактичными из-за ограничений транзитного времени транзистора. Изучаются ADC с фотонной поддержкой и гибридные аналоговые цифровые приемники, но системная интеграция остается незрелой.
Требования к разрешению для массивных MIMO и лучеобразующих
Массивный MIMO с сотнями антенных элементов позволяет пространственное мультиплексирование и формирование луча. В полностью цифровом формовочном приемнике каждая антенна имеет свой собственный ADC. Общие масштабы энергопотребления линейно с количеством антенн, поэтому крайне маломощные ADC необходимы. Кроме того, требование разрешения является расслабленным по сравнению с одноантеннным приемником, поскольку формирование луча обеспечивает усиление массива: 6-битного ADC может быть достаточно для массива из 256 элементов, благодаря когерентному добавлению сигналов. Однако это зависит от точной калибровки каждого канала ADC для сохранения весов формирования луча. Задача смещается от достижения высокого ENOB в одном преобразователе к проектированию миллионов крошечных, маломощных, хорошо подобранных преобразователей на одном чипе.
Ограничения латентности
6G-приложения, такие как тактильный интернет и автономное вождение, требуют сквозных задержек ниже 1 мс. Время преобразования ADC непосредственно способствует задержке цепи обработки. Пипелинированные ADC по своей сути вводят задержку в несколько циклов, в то время как SAR ADC имеют меньшую задержку, но ограниченную скорость. Для сверхнизкой задержки привлекательны флеш-ADC (которые выполняют преобразование в одном тактовом цикле), но они энергоемки и ограничены 6-8 битами на высоких скоростях. Балансировка задержки, мощности и разрешения становится критическим компромиссом дизайна для чувствительных ко времени беспроводных линий связи.
Продвинутые архитектуры ADC для беспроводной связи будущего
Гибриды Pipelined Successive-Approximation Register (Pipeline-SAR)
Для объединения высокой скорости трубопроводных преобразователей с малой мощностью и компактным размером SAR современные конструкции используют гибридный подход: вспышка первой стадии или грубая SAR разрешает несколько бит, затем умножающийся DAC вычитает остаток для тонкой конверсии на второй стадии SAR. Эта архитектура уменьшает количество компараторов по сравнению с полной вспышкой, сохраняя при этом высокую пропускную способность. Недавние публикации показывают 10-битный ENOB при 10 GSPS с мощностью ниже 50 мВт в 14-нм FinFET CMOS. Дальнейшее масштабирование до 20-30 GSPS ожидается с использованием передовых узлов и улучшенных усилителей остатков.
Модуляторы непрерывного времени Delta-Sigma (CT-ΔΣ)
АЦП CT-ΔΣ достигают высокого разрешения (12-16 бит) по полосам пропускания от десятков до сотен мегагерц за счет пересчета и формования шума. Они привлекательны для приемников, которые требуют высокого динамического диапазона в присутствии блокировщиков, поскольку петлевой фильтр может обеспечить присущее сглаживание и линейность. Однако традиционные модуляторы CT-ΔΣ борются с полосами пропускания за пределами примерно 500 МГц из-за необходимости высокоскоростных интеграторов и чувствительности к дрожи часов. Новые архитектуры полосового пропуска непрерывного времени и многоступенчатые топологии шумообразования (MASH) раздвигают границы; некоторые конструкции продемонстрировали 70 дБ SNR за полосу пропускания 1 ГГц, хотя энергопотребление остается высоким.
Методы калибровки с временными интервалами
Учитывая неизбежность временного перемешивания для работы с несколькими GSPS, многие исследования сосредоточены на цифровой фоновой калибровке. Методы на основе корреляции вводят известный пилотный тон и корректируют усиления канала, смещения и фазы для минимизации отскоков. Слепая калибровка с использованием статистики входного сигнала (например, минимизируя мощность отскоков перемешивания) избегает ухудшения сигнала. Недавно были предложены подходы машинного обучения с использованием нейронных сетей или машин с опорными векторами для калибровки несоответствий даже при наличии быстро меняющихся температур и напряжения. Эти методы могут непрерывно отслеживать несоответствия, не прерывая нормальную работу, что делает их подходящими для адаптивных беспроводных сред.
Инновации в материалах и процессах
Масштабирование CMOS и технология FinFET
Продолжающееся масштабирование CMOS до 3 нм и выше обеспечивает внутренние улучшения скорости за счет снижения задержки затвора. Структуры FinFET предлагают лучшие аналоговые характеристики, чем плоские транзисторы, с более низким шумом мерцания и более высоким выходным сопротивлением. Однако аналоговая производительность не масштабируется так агрессивно, как цифровая, потому что напряжение питания уменьшается, уменьшая запас хода для этапов каскодирования в ADC. Дизайнеры должны использовать передовые методы схемы, такие как усилители на основе инвертора и динамическая обратная связь общего режима, чтобы работать на поставках под 1 В. Несмотря на эти проблемы, экономика CMOS остается убедительной, и большинство коммерческих высокоскоростных ADC используют узлы FinFET.
Новые материалы: GaN, SiGe и InP
Для экстремальных скоростей, требуемых терагерцовыми ADC (100+ GSPS), составные полупроводники, такие как фосфид индия (InP) и кремний-германий (SiGe) предлагают более высокую подвижность электронов и частоты перехода (f]t > 300 ГГц. Биполярные транзисторы с гетеропереходом (HBT) продемонстрировали ADC с 8-битным разрешением при 100 GSPS, но за счет более низкой плотности интеграции и более высокой стоимости. Силовые устройства нитрида галлия (GaN) исследуются для надежных фронтальных схем, способных обрабатывать большие сигналы, но ADC GaN все еще являются экспериментальными. Промышленность может принять гетерогенную интеграцию - связывание ADC InP на цифровой базовый диапазон SiGe или CMOS - для объединения лучшего из обоих миров.
3D-интеграция и расширенная упаковка
Укладка нескольких матриц с помощью сквозных силиконовых свай (TSV) позволяет размещать ADC физически близко к антенной решетке, уменьшая паразитарную индуктивность и потерю сигнала. Микро-подагра высотой 20 мкм или менее обеспечивает плотные межсоединения с высокой пропускной способностью. Решения System-in-bandwidth (SiP), которые интегрируют ADC с цифровой калибровкой, памятью и передней частью RF, становятся обычным явлением. Такая интеграция также помогает управлять распределением мощности и тепловым рассеиванием, поскольку тепло, генерируемое высокоскоростными ADC, может быть распределено по нескольким слоям. Задача заключается в разработке надежных сетей передачи энергии с низкой индуктивностью и обеспечении термостабильности для чувствительных аналоговых схем.
Проблемы интеграции системного уровня
Аналоговый фронт-энд и фильтрация
ADC нельзя рассматривать изолированно; его производительность сильно зависит от предшествующей аналоговой цепи. Для широкополосных 5G-приемников программируемый усилитель усиления (PGA) с полосой пропускания до 2 ГГц должен приводить в движение ADC без искажения. Антисглаживающий фильтр (AAF) должен отклонять блокировщики из диапазона в достаточной степени, чтобы предотвратить включение в базовую полосу. По мере увеличения полосы пропускания реализация резкого отката активного фильтра с низким уровнем шума и высокой линейностью становится непрактичной; пассивные фильтры (например, на основе LC) используются, но требуют отключения индукторов, усложняя решения с одним чипом. Альтернативные подходы, такие как межлистная выборка со встроенной фильтрацией (например, использование обработки сигналов дискретного времени в зарядной области), исследуются для совместной разработки фронтальной и ADC.
Цифровая постпроцессуальная компенсация
Цифровая обработка сигналов (DSP) может компенсировать многие нарушения ADC - нелинейность, интерсимвольные помехи, джиттер выборки - если нарушения статические или медленно меняющиеся. В цифровом ядре могут быть реализованы таблицы поиска для линеаризации, адаптивные эквалайзеры для частотно-зависимых ошибок и фильтры Калмана для оценки джиттера. Однако сам DSP потребляет мощность и добавляет задержку. Компромисс между аналоговым совершенством и цифровой коррекцией является ключевым решением на системном уровне. Для очень высокоскоростных ADC (за пределами 50 GSPS) требуемая полоса пропускания DSP может превышать 10 ГГц, что требует чрезвычайно быстрой цифровой логики, которая снова раздвигает границы CMOS.
Содизайн с цифровыми формами луча
В полностью цифровом лучеобразующем массиве выходы нескольких АЦП объединены со сложными весами для формирования лучей. Фазовая и амплитудная точность каждого канала АЦП должна жестко контролироваться, часто требуя периодической калибровки с использованием пилотного тона, вводимого в антенный порт. Любое несоответствие между АЦП — будь то в смещении, увеличении или синхронизации — переходит в ошибки направления луча и увеличенные боковые ширины. Следовательно, система должна включать в себя калибровочные пути от антенны до АЦП, а конструкция АЦП должна поддерживать детерминированную задержку и известную групповую задержку. Этот подход ко-дизайна поднимает АЦП от автономного компонента до элемента подсистемы, который должен соответствовать системному уровню фазового шума, ложным и временным требованиям.
Оригинальное название: The Road Ahead for ADC Scaling
Масштабирование ADC для удовлетворения требований 5G и за пределами беспроводных технологий является многогранной инженерной задачей, которая охватывает конструкцию схем, обработку полупроводников и архитектуру системы. Фундаментальные компромиссы между скоростью, разрешением, мощностью и линейностью постепенно преодолеваются инновационными архитектурами, такими как гибриды трубопровода-SAR с временным разделением времени, модуляторы дельта-сигма и передовая цифровая калибровка. Технология процесса продолжает развиваться с узлами FinFET и сложными полупроводниками, расширяющими оболочку скорости, в то время как 3D-интеграция позволяет использовать компактные высокопроизводительные модули приемника. По мере того, как индустрия движется к 6G, с его видением многотерагерцовой полосы пропускания и массивных антенных массивов, дизайнерам ADC необходимо будет принять новые парадигмы - калибровка с помощью машинного обучения, преобразование с помощью фотоники и кооптимизация с цифровым формированием луча. Несмотря на огромные препятствия, каждое поколение беспроводных стандартов привело к замечательным инновациям ADC, и следующее десятилетие обещает еще более захватывающие прорывы.