Проектирование для внедрения встроенных Fpga и микроконтроллеров на Pcbs

Современные встроенные системы все чаще требуют комбинированных возможностей микроконтроллера (MCU) для детерминированного управления и программируемого в полевых условиях массива затвора (FPGA) для высокоскоростной параллельной обработки данных. Внедрение обоих устройств на одной печатной плате (PCB) предлагает значительные преимущества в производительности, размере и стоимости, но требует тщательного и продуманного выбора конструкции. От управления сложным секвенированием мощности до поддержания целостности сигнала через высокоскоростные межсоединения, проблемы существенны. В этом руководстве описываются ключевые технические области, которые инженеры должны решать для обеспечения надежного и надежного проектирования для гетерогенных вычислительных платформ FPGA-MCU.

Архитектура интерфейса FPGA-MCU

Первым шагом в процессе проектирования является определение того, как FPGA и MCU будут общаться. Это решение сильно влияет на требования к ввода-выводу, сложность компоновки печатной платы и общую пропускную способность системы.

Разделение рабочей нагрузки и выбор межсоединения

Инженеры должны решить, какие задачи принадлежат MCU и какие принадлежат FPGA. MCU обычно обрабатывает инициализацию системы, управление пользовательским интерфейсом, стеки сетевых протоколов и показания датчиков низкой пропускной способности. FPGA обрабатывает высокоскоростные потоки данных, обработку сигналов в реальном времени и пользовательскую периферийную эмуляцию. Взаимосвязь между ними должна соответствовать требованиям полосы пропускания и задержки целевого приложения.

Общие стандарты межсоединения включают:

• Серийный периферийный интерфейс (SPI): Подходит для управления и настройки. Quad-SPI (QSPI) предлагает более высокую пропускную способность для передачи данных.
• Гибкий статический контроллер памяти (FSMC) / Гибкий контроллер памяти (FMC): Обеспечивает параллельный интерфейс шины, позволяя MCU получать доступ к периферийным устройствам с картой памяти FPGA или совместно используемой SRAM с высокой пропускной способностью и низкой задержкой.
• PCI Express (PCIe): Требуется для приложений с чрезвычайно высокой пропускной способностью, таких как программно-определяемое радио или высокоскоростное получение данных. Для этого требуются закаленные блоки PCIe как в FPGA, так и в MCU/MPU.
• AXI Bus: Для тесно связанных систем, особенно при использовании System-on-Chip (SoC) FPGA (например, Xilinx Zynq).

Выбор правильного интерфейса - это баланс между количеством контактов, потреблением энергии и скоростью передачи данных. Параллельная шина предлагает высокую скорость, но потребляет много контактов ввода-вывода и значительную динамическую мощность, в то время как последовательная шина, такая как SPI, проще, но по своей сути медленнее.

FPGA и MCU Device Selection (Выбор устройств)

Конкретные выбранные устройства будут в значительной степени диктовать сложность ПХД. FPGA от AMD (Xilinx) или Intel (Altera) доступны в пакетах, начиная от мелкодисперсных BGA (0,5 мм шаров) до пакетов высокой плотности с тысячами шаров для высокопроизводительных деталей. Аналогично, MCU от таких поставщиков, как STMicroelectronics, NXP или Microchip, предлагают различные уровни интегрированной периферии и высокоскоростных интерфейсов. Инженеры должны проверить совместимость напряжения ввода-вывода, логические уровни семейства и пригодность пакета для предполагаемого производственного процесса на ранней стадии выбора.

Сеть доставки электроэнергии (PDN) для систем смешанного сигнала

Сеть передачи электроэнергии, возможно, является одним из наиболее важных аспектов проектирования ПХД FPGA и MCU. У ПХД есть высокие требования к мощности, включая несколько низковольтных рельсов с жесткими допусками (часто менее 3% ряби) и чрезвычайно высокими переходными процессами ди / дт во время работы.

Топологии и последовательность напряжённых железных дорог

Типичная система может потребовать несколько специализированных рельсов напряжения: FPGA Core (0,85V-1,0V), FPGA I/O (1,8V, 2.5V, 3.3V), FPGA Transceiver (1,0V, 1.8V), MCU Core (1.2V) и MCU I/O (3.3V). Использование выделенной интегральной схемы управления питанием (PMIC) упрощает сложные требования к секвенированию. Многие FPGA требуют, чтобы основное напряжение нарастало до напряжения ввода-вывода, чтобы предотвратить защелкивание или чрезмерный ток. Выделенные PMIC от аналоговых устройств или Texas Instruments обеспечивают несколько рельсов со встроенным секвенированием, которое соответствует строгим спецификациям поставщика.

Архитектура разъединяющих сетей

Одновременный шум переключения (SSN) из внутренней логики FPGA может вызвать массовые падения напряжения, если не правильно отделить. Требуется многоуровневая стратегия разъединения для поддержания низкого импеданса по частотному спектру.

• Емкость: Тантал или полимерные конденсаторы (47uF до 330uF) обеспечивают низкочастотное хранение энергии для поддержки длительных переходных процессов.
• Среднечастотное разъединение: MLCC (1uF до 10uF) в пакетах 0402 или 0603 обрабатывают частоты среднего диапазона. Диэлектрики X7R или X5R являются стандартными.
• Высокочастотное разъединение: Очень малые значения MLCC (от 0,1uF до 0,01uF) с высокой саморезонансной частотой (SRF) расположены как можно ближе к точкам питания FPGA и MCU, в идеале непосредственно на задней стороне BGA через массив.

Выполнение импедансного моделирования PDN с использованием таких инструментов, как Cadence Sigrity или Ansys SIwave, рекомендуется для проверки целевого значения импеданса (обычно <10mOhm) is met up to several hundred MHz. An overview of suitable solutions is available through Портфолио управления питанием Analog Devices ).

Выбор компонентов питания

Выбор регуляторов напряжения является балансирующим актом между эффективностью, шумом и размером. Поставки питания в режиме коммутатора (SMPS) необходимы для поддержания эффективности и минимизации рассеивания тепла. Частота переключения должна быть либо низкой для максимизации эффективности, либо высокой для минимизации размера индуктора. Выходная рябь SMPS должна строго соответствовать допуску основного напряжения FPGA. Регуляторы с низким уровнем выпадения (LDO) рекомендуются для чувствительных к шуму аналоговых источников, таких как PLL и приемопередатчики, где их низкая эффективность является приемлемым компромиссом для чистой энергии. Texas Instruments предлагает всеобъемлющее руководство по выбору решений для управления мощностью для FPGAs .

Выделенные наземные плоскости, прилегающие к сигнальным слоям, обеспечивают короткий обратный путь с низкой индуктивностью. Следы контролируемого импеданса (50 Ом одноконцовый, 90 Ом дифференциал для USB, 100 Ом для Ethernet и LVDS) должны быть указаны изготовителю печатной платы. Стандартизация конструкции контролируемого импеданса регулируется IPC-2141A.

Маршрутизация критических интерфейсов

Интерфейсы памяти DDR: Соответствие длины имеет решающее значение для данных, адреса и линий управления. Все сигналы в группе должны оставаться в пределах плотного перекоса времени (например, +/- 10 пикосекунд). Ширина и расстояние между следами должны быть рассчитаны для достижения целевого импеданса. Резисторы терминации, расположенные рядом с контроллером памяти или модулем памяти, часто необходимы для подавления отражений.

Высокоскоростные последовательные линии связи (SERDES): Эти интерфейсы требуют конденсаторов связи переменного тока. Размещение этих конденсаторов должно быть близко к штифту передатчика. Дифференциальные пары должны быть маршрутизированы с постоянным расстоянием и общей длиной, избегая проходов, когда это возможно. Если проходы необходимы, размещение наземных швов рядом с сигнальными проходами обеспечивает непрерывный обратный путь и минимизирует разрыв импеданса.

Часовые сигналы: Источники часов должны быть расположены физически близко к FPGA. След часов должен быть наведен на внешний слой с твердой наземной плоскостью непосредственно под ним. Резистор окончания серии, размещенный у источника, может предотвратить отражения и значительно уменьшить джиттер. Придерживаясь рекомендаций поставщика, таких как рекомендации, найденные в AMD Xilinx UG482 PCB Design Guide, является лучшей практикой.

PCB Материалы Выбор

Рабочая частота интерфейсов диктует выбор материала ПХБ. Стандарт FR-4 подходит для скоростей примерно до 1 ГГц. Для высокоскоростных SERDES, работающих при 5 Гбит/с и выше, или для радиочастотных интерфейсов требуются материалы с низкими потерями, такие как Rogers 4003C или Isola FR408. Эти материалы имеют более низкий коэффициент рассеивания (Df), что снижает ослабление сигнала. Они также предлагают более строгую толерантность к диэлектрической постоянной (Dk), что приводит к более последовательному управлению импедансом в серийной партии.

Контрмеры EMI и EMC

Для прохождения испытаний на выбросы FCC или CE конструкция платы должна включать в себя контрмеры EMC с самого начала. Высокоскоростные сигналы должны направляться на внутренние слои (стриплайн), чтобы извлечь выгоду из присущего экранирования силовых и наземных плоскостей. Разъемы ввода-вывода должны включать фильтрацию, такую как удушье в обычном режиме для дифференциальных пар и ферритовые бусины для линий электропередач. Твердая земля шасси, подключенная к наземной плоскости ПХД через монтажные отверстия, очень эффективна для снижения излучаемых выбросов. Функции синхронизации с широким спектром внутри FPGA также могут помочь снизить пиковые уровни выбросов.

Тепловое управление для высокоплотных вычислительных модулей

Плотность мощности современных FPGA означает, что управление тепловой энергией не может быть запоздалым. 10 Вт FPGA на небольшой встроенной плате может достигать температуры соединения, превышающей 100°C, без адекватного охлаждения, что приводит к ухудшению производительности или постоянному отказу.

Тепловой путь дизайн

Первичный тепловой путь для упаковки BGA проходит через паяльные шары и в саму ПХД. Тепловые сквозняки, расположенные непосредственно под массивом ПХГА, проводят тепло к внутренним наземным плоскостям, которые действуют как теплораспределители большой площади. Стандартной практикой является сетка 0,3 мм с минимальным покрытием из меди 1 унция. Для более высоких уровней мощности необходим специальный теплоотвод, прикрепленный к верхней части упаковки с использованием материала теплового интерфейса (TIM). Теплоотвод может быть закреплен зажимами или клейкой тепловой лентой.

Воздушный поток и интеграция системы

Если в концевую систему входит вентилятор для активного охлаждения, то необходимо тщательно продумать путь воздушного потока. MCU и другие теплочувствительные компоненты, такие как регуляторы напряжения и прецизионные осцилляторы, не следует размещать непосредственно в горячем выхлопном пути теплоотвода FPGA. Для точного моделирования теплового поведения всей населённой платы и корпуса рекомендуется моделирование вычислительной динамики жидкостей (CFD) с помощью таких инструментов, как FloTHERM или Ansys Icepak.

Системная безопасность и надежность

Во многих промышленных и автомобильных приложениях прошивка FPGA конфигурации bitstream и MCU должна быть защищена от несанкционированного доступа, копирования или подделки.

Безопасная загрузка и Bitstream шифрование

Современные FPGA поддерживают шифрование битового потока с помощью AES-256. Ключ дешифрования хранится в SRAM, поддерживаемой батареей, или программируется в одноразовые программируемые eFuses в FPGA. MCU может организовать безопасный процесс загрузки, где он сначала аутентифицирует свою собственную прошивку, затем аутентифицирует и настраивает FPGA. Внешние запоминающие устройства, хранящие данные конфигурации, должны быть в известном, проверенном состоянии для предотвращения атак отката.

Watchdog и Voltage Supervision

Аппаратный сторожевой таймер, внутренний для MCU или как выделенный внешний компонент, имеет важное значение для надежности системы. FPGA может приводить в действие сигнал «сердцебиение» или «живой» для MCU, чтобы указать, что он настроен и работает правильно. Если FPGA или MCU не обслуживает сторожевого пса, система должна выполнять контролируемое отключение и перезапуск. Напряженные контроллеры на всех критических рельсах питания обеспечивают, чтобы система удерживалась в безопасном состоянии сброса, если какой-либо рельс выходит из состояния терпимости, предотвращая непредсказуемое логическое поведение.

Дизайн для производства и валидации

Проектирование для производства (DFM) и тестируемость (DFT) гарантирует, что комплексная плата может быть надежно собрана и проверена в производстве.

DFM для высокоплотных BGA

FPGA часто поставляются в мелкокалиберных пакетах BGA (0,8 мм или 0,5 мм шаровой питч). Маршрутизация следов между прокладками 0,5 мм BGA является сложной задачей и требует очень тонкой ширины линии и расстояния (3 мили или меньше). Для разбиения внутренних рядов BGA часто требуются микро-показатели. Конструкция маски солдера и использование технологии встраивания (VIP), с последующей планаризацией, могут упростить вентиляцию. Производитель печатной платы должен быть проконсультирован заранее, чтобы подтвердить возможности их производственного процесса для микро-покрытия и бурения.

Тестирование стратегий для плотных досок

Физическое зондирование сигналов BGA во время производственного тестирования нецелесообразно. Поэтому для тестирования целостности припоя и межсоединений на уровне платы необходимо с самого начала проводить пограничное сканирование JTAG (IEEE 1149.1). Цепь JTAG должна быть включена в конструкцию. Она позволяет с самого начала автоматически тестировать соединения между FPGA и MCU, а также соединения с другими JTAG-совместимыми устройствами, такими как Ethernet PHYs и компоненты памяти. Кроме того, в том числе испытательные точки для ключевых рельсов питания и консоль последовательной отладки (UART) от MCU очень ценны для начального прототипирования и полевой диагностики.

Заключительная структура дизайна

Внедрение встроенной системы, которая интегрирует FPGA и MCU на одной печатной плате, является сложной, но полезной инженерной задачей. Успех требует системного подхода, который учитывает архитектурные компромиссы, целостность мощности, качество сигнала, тепловые ограничения и производственные требования с самого начала проекта. Тщательно планируя стратегию межсоединения, строго проектируя сеть доставки мощности, следуя установленным правилам высокоскоростной компоновки и включая надежные тепловые и защитные функции, инженеры могут создавать мощные, надежные и готовые к производству гетерогенные вычислительные платформы. Тесное сотрудничество между инженерами аппаратного обеспечения, специалистами по компоновке и разработчиками прошивки на протяжении всего процесса проектирования является наиболее надежным предиктором успешного запуска продукта.