Разработка экономически эффективных высокоскоростных рекламных объявлений для производства потребительской электроники

Растущий спрос на высокоскоростные АЦП в потребительской электронике

Неустанные темпы инноваций в потребительской электронике создали ненасытный аппетит к более быстрым и эффективным технологиям преобразования данных. Аналоговые и цифровые преобразователи (ADC) лежат в основе этой революции, позволяя критически важному мосту между аналоговым миром, в котором мы живем, и цифровым доменом, который питает наши устройства. От смартфонов, которые захватывают потрясающие изображения, до носимых мониторов здоровья, которые отслеживают жизненно важные признаки в режиме реального времени, высокоскоростные ADC являются невоспетыми героями, делающими эти переживания возможными. По мере того, как потребительские ожидания продолжают расти, производители сталкиваются с двойным давлением обеспечения все более высокой производительности, сохраняя при этом затраты в пределах досягаемости для массового внедрения. Разработка экономически эффективных высокоскоростных ADC стала определяющей проблемой для отрасли, которая требует тщательного баланса инноваций, инженерной дисциплины и стратегических производственных решений.

Высокоскоростные АЦП позволяют быстро отбирать аналоговые сигналы, позволяя устройствам обрабатывать сложные данные с минимальной задержкой. Эта возможность напрямую улучшает такие функции, как дисплеи с высоким разрешением, передовая обработка звука, быстрая беспроводная связь и сложный захват изображения. По мере того, как технологии 5G и Wi-Fi 6/7 становятся стандартными, спрос на АЦП, которые могут работать со скоростью гигаобразца в секунду (GSPS), оставаясь экономически жизнеспособными для производства больших объемов, значительно вырос. Рынок таких компонентов, по прогнозам, будет неуклонно расширяться, что обусловлено распространением устройств Интернета вещей (IoT), гарнитур дополненной реальности (AR) и периферийных вычислительных платформ, которые требуют аналого-цифрового преобразования в реальном времени в точке генерации данных.

Технические основы высокоскоростного проектирования ADC

Понимание технических основ высокоскоростных АЦП имеет важное значение для оценки проблем и решений, связанных с их экономически эффективной разработкой. Фундаментальная роль АЦП заключается в преобразовании непрерывного аналогового сигнала в дискретное цифровое представление. Скорость этого преобразования, измеренная в выборках в секунду, определяет, насколько точно цифровой выход может представлять быстрые изменения аналогового ввода.

Ключевые показатели эффективности

Несколько ключевых показателей производительности определяют возможности высокоскоростного ADC:

Общие архитектуры ADC для высокоскоростных приложений

Различные архитектуры ADC предлагают различные компромиссы между скоростью, разрешением, энергопотреблением и сложностью. Наиболее актуальные архитектуры для высокоскоростных потребительских приложений включают:

Основные проблемы в разработке экономически эффективных высокоскоростных АЦП

Разработка высокоскоростных АЦП, отвечающих целевым показателям затрат на производство бытовой электроники, предполагает навигацию по сложному ландшафту технических и экономических проблем. Каждая задача требует тщательного рассмотрения на этапе проектирования, чтобы избежать дорогостоящих переработок или потери урожайности во время производства.

Балансировка скорости с потреблением энергии

Фундаментальная взаимосвязь между скоростью и потреблением энергии в АЦП регулируется известной цифрой достоинства (FOM), которая количественно определяет эффективность преобразователя с точки зрения энергии на шаг преобразования. Более высокие показатели отбора проб обычно требуют больше мощности, что напрямую влияет на срок службы батареи и тепловое рассеивание в портативных устройствах. Производители должны оптимизировать этот компромисс, выбрав соответствующие архитектуры и технологические технологии. Например, передовые процессы FinFET CMOS предлагают более быстрые скорости переключения при более низких напряжениях питания, снижая активное потребление энергии. Однако эти процессы сопряжены с более высокими затратами маски и неповторяющимися инженерными (NRE) зарядами, которые должны быть амортизированы по объемам производства. Задача состоит в достижении требуемой скорости без превышения бюджета мощности, приемлемого для целевого применения.

Снижение производственных затрат

Структура затрат производства ADC включает в себя изготовление пластин, упаковку, тестирование и потери, связанные с выходом. Высокоскоростные ADC часто требуют специализированных аналоговых вариантов процесса, таких как прецизионные резисторы, высококачественные конденсаторы и линейные пассивные компоненты, которые добавляют стоимость по сравнению с чисто цифровыми процессами. Кроме того, высокоскоростные конструкции более чувствительны к паразитным элементам, требующим более строгих правил компоновки и более обширной проверки дизайна. Для снижения затрат производители все чаще принимают цифровые CMOS-процессы и компенсируют ограничения аналоговой производительности с помощью цифровых методов калибровки и коррекции. Этот подход смещает сложность от аналоговой области к цифровой обработке сигналов, где площадь и затраты на электроэнергию более благоприятно масштабируются с технологической технологией.

Поддержание высокой точности и линейности

Высокоскоростная работа вводит многочисленные источники ошибок, которые ухудшают точность и линейность ADC. Двигатель диафрагмы, неопределенность в моменте выборки, вызванная шумом часов, становится доминирующим источником ошибок на высоких частотах. Аналогично, ошибки урегулирования в схеме выборки и удержания и метастабильность компаратора могут ограничивать эффективное разрешение. Поддержание высокого эффективного количества битов (ENOB) при скоростях GSPS требует тщательной конструкции схемы, расширенных схем тактовой обработки и часто на чипе калибровочных двигателей, которые компенсируют изменения процесса, напряжения и температуры (PVT). Эти дополнения увеличивают сложность конструкции и площадь гибки, отталкиваясь от ограничений стоимости.

Проблемы термоменеджмента

Распределение мощности в высокоскоростных АЦП генерирует тепло, которое необходимо управлять для поддержания производительности и надежности. Тепловые проблемы усугубляются в потребительских устройствах, где пространство ограничено и поток воздуха минимален. Самонагрев в АЦП может вызвать сдвиги параметров, повышенный шум и сокращение срока службы. Эффективное управление тепловой энергией требует тщательного бюджетирования мощности, использования термоэффективных пакетов, а иногда и датчиков температуры на чипе, которые вызывают корректировки производительности. Каждое из этих решений добавляет затраты или требует дополнительных усилий по интеграции системы.

Интеграция в архитектуры компактных устройств

Современная потребительская электроника требует высоких уровней интеграции для минимизации площади платы и стоимости накладных материалов (BOM). Интеграция высокоскоростных ADC в конструкции систем на чипе (SoC) наряду с цифровыми процессорами, памятью и RF-интерфейсами представляет значительные проблемы. Аналоговая схема ADC чувствительна к шуму цифрового переключения, создаваемому другими блоками на том же кристалле, требуя тщательной изоляции через защитные кольца, глубокие N-лужи и выделенные области мощности. Пакет также должен обеспечивать адекватную изоляцию между аналоговыми и цифровыми сигналами при сохранении низкой индуктивности для высокочастотного разъединения питания. Эти проблемы интеграции увеличивают время проектирования и маскируют затраты, что делает необходимым выбор стратегий интеграции, которые согласуются с целевым объемом производства.

Стратегии достижения экономически эффективных высокоскоростных АЦП

Несмотря на огромные проблемы, производители разработали надежный набор стратегий, которые позволяют производить высокоскоростные АЦП по ценам, подходящим для бытовой электроники. Эти стратегии используют достижения в области технологических процессов, проектирования схем и методологии производства, чтобы снизить затраты при сохранении производительности.

Использование передовых узлов технологии CMOS

Переход на более мелкие узлы процесса CMOS предлагает несколько преимуществ для высокоскоростной конструкции ADC. Транзисторы FinFET при 7 нм и ниже обеспечивают более высокие скорости переключения, уменьшенные паразитные емкости и более низкие напряжения питания, все из которых способствуют повышению энергоэффективности и более высоким достижимым скоростям отбора проб. Цифровые схемы становятся меньше и быстрее, позволяя более сложные алгоритмы калибровки и коррекции интегрироваться на чипе без значительного штрафа за площадь. Однако высокие затраты на маску на передовых узлах делают этот подход жизнеспособным только для продуктов с очень большим объемом, где NRE может быть распространена на миллионы единиц. Для приложений с более низким объемом зрелые узлы, такие как 28 нм или 40 нм, предлагают лучший баланс затрат и производительности, особенно в сочетании с методами проектирования, которые максимизируют производительность доступных аналоговых устройств.

Оптимизация дизайна через выбор архитектуры

Выбор архитектуры ADC оказывает глубокое влияние как на производительность, так и на стоимость. Для потребительских приложений, где энергоэффективность имеет первостепенное значение, SAR ADC получили значительную тягу. Современные SAR ADC, использующие асинхронную логику и переключатели с загрузкой, могут достигать скорости отбора проб в сотнях MSPS при сохранении отличной энергоэффективности. Для приложений, требующих более высоких скоростей, архитектуры SAR с временными интервалами объединяют несколько ядер SAR с цифровой калибровкой для коррекции смещения, усиления и несоответствия времени. Этот подход использует эффективность преобразования SAR при масштабировании совокупной скорости через параллелизм. Цифровая калибровочная логика реализована в небольшой области на передовых узлах CMOS, сохраняя общий размер матрицы и управляемость затрат.

Модульные и многоразовые подходы к проектированию

Создание модульных компонентов ADC, которые могут быть повторно использованы в нескольких семействах продуктов, снижает затраты на проектирование и проверку. Хорошо спроектированный блок ADC IP с характерной производительностью в разных углах процесса может быть сведен к нескольким конструкциям SoC с минимальными модификациями. Этот подход особенно эффективен, когда ядро ADC спроектировано с настраиваемыми параметрами, такими как скорость выборки, разрешение и режим питания. При повторном использовании одного и того же дизайна ADC в диапазоне продуктов производители амортизируют затраты на проектирование и проверку в большем объеме, снижая стоимость единицы. Кроме того, модульность облегчает создание вариантов продукта для разных сегментов рынка, не требуя полного редизайна для каждого варианта.

Улучшения материалов и процессов

Достижения в материалах и технологических модулях способствуют повышению производительности ADC без резкого увеличения затрат. Технологии металлических затворов высокого κ (HKMG) обеспечивают лучшее управление затвором и снижение утечки, улучшая линейность аналоговых схем. Использование конденсаторов с высокой плотностью и низким коэффициентом напряжения (MIM) повышает точность цепей образца и удержания и DAC в ADC. На стороне упаковки, упаковка на уровне вентилятора (FOWLP) и встроенные технологии гибки уменьшают паразитную индуктивность упаковки и улучшают тепловое рассеивание при поддержке малых форм-факторов, требуемых потребительскими устройствами. Эти улучшения материала и процесса обычно доступны в качестве стандартных вариантов в зрелых узлах CMOS, сводя к минимуму необходимость разработки пользовательского процесса.

Цифровые методы калибровки и коррекции

Одной из наиболее эффективных стратегий снижения затрат является использование цифровой калибровки для компенсации аналоговых несовершенств. Измеряя ошибки на этапах калибровки и применяя цифровые поправки во время нормальной работы, конструкторы могут ослабить требования к аналоговым схемам и избежать дорогостоящих высокоточных компонентов. Такие методы, как калибровка фонового смещения, калибровка усиления и коррекция нелинейности, позволяют использовать меньшие транзисторы и токи с более низким уклоном при сохранении высокой линейности. Цифровая калибровка также помогает поддерживать производительность в вариантах ПВТ, улучшая выход и снижая стоимость связывания или скрининга. Цифровая логика, необходимая для калибровки, эффективно реализуется в передовых узлах CMOS, часто занимая меньшую площадь, чем аналоговая схема, которую она компенсирует.

Тестирование и валидация: критический фактор стоимости

Испытания высокоскоростных АЦП составляют значительную часть общей стоимости изготовления. Высокочастотные аналоговые сигналы требуют высокоточного испытательного оборудования, экранированных сред и тщательной обработки для достижения повторяемых измерений. Стоимость автоматического испытательного оборудования (АТЭ) для радиочастотных и смешанных сигнальных устройств существенно выше, чем для чисто цифровых схем, а время испытания на устройство может быть больше из-за необходимости проведения нескольких измерений производительности по частоте и температуре.

Стратегии проектирования для тестирования

Для снижения затрат на испытания производители внедряют функции Design-for-test (DFT), которые позволяют проводить более быстрое и автоматизированное тестирование. Встроенные схемы самотестирования (BIST) позволяют ADC выполнять базовые проверки функциональности без внешнего испытательного оборудования. Блоки генерации и анализа сигналов на чипе позволяют измерять ключевые параметры, такие как SNR и SFDR, используя только цифровые интерфейсы. Функции DFT также облегчают использование более дешевых тестеров, перемещая часть сложности измерений на само устройство. В то время как DFT добавляет некоторую площадь и усилия по проектированию, экономия времени тестирования и стоимости оборудования обычно приводит к чистому снижению удельных затрат, особенно при больших объемах.

Статистический контроль процессов и управление доходностью

Эффективное управление выходом имеет важное значение для достижения целевых показателей затрат. Сбор и анализ тестовых данных в процессе производства позволяет инженерам выявлять экскурсии по процессам и корректировать параметры для повышения выходных данных. Методы статистического управления процессом (SPC) помогают поддерживать производительность ADC в пределах спецификации при минимизации воздействия случайных вариаций процесса. Для высокоскоростных ADC выход особенно чувствителен к согласованию между критическими компонентами и целостности распределительной сети часов. Тщательная практика компоновки, такая как общая центроидная геометрия и фиктивные устройства, улучшает согласование и уменьшает систематические смещения, способствуя более высокой выходной мощности.

Будущее и новые тенденции

Траектория высокоскоростного развития АЦП определяется несколькими сходящимися тенденциями, которые обещают дальнейшее снижение затрат при расширении границ производительности. Понимание этих тенденций имеет важное значение для производителей, планирующих свои дорожные карты продукции.

Гибридная и гетерогенная архитектура

Набирают внимание гибридные архитектуры ADC, сочетающие элементы различных технологий преобразования. Например, гибридная архитектура SAR-трубопровода использует SAR ADC для грубого преобразования и трубопровод для тонкого преобразования, достигая высокого разрешения и скорости с большей энергоэффективностью, чем чистая конструкция трубопровода. Аналогично интеграция функций кондиционирования аналоговых сигналов, таких как программируемые усилители усиления и фильтры, непосредственно на этапе ввода ADC снижает потребность во внешних компонентах и упрощает конструкцию системы. Гетерогенная интеграция, где ADC изготавливается в специализированном аналоговом процессе и затем интегрируется с цифровой логикой через расширенную упаковку, предлагает другой путь для оптимизации производительности и стоимости независимо.

Машинное обучение, вспомогательный дизайн и калибровка

Методы машинного обучения (ML) начинают влиять на конструкцию и калибровку ADC. Алгоритмы ML могут оптимизировать параметры схемы на этапе проектирования, изучая компромиссы, которые слишком сложны для ручного анализа. Во время работы калибровка на основе ML может адаптироваться к изменяющимся условиям и компенсировать эффекты старения, продлевая срок службы ADC и повышая надежность. Интеграция двигателей ML непосредственно на чипе становится возможной по мере сокращения цифровых технологических узлов, что позволяет адаптироваться в режиме реального времени без внешнего вмешательства. В то время как все еще на ранних стадиях принятия, ML-ассистированная конструкция имеет потенциал для сокращения циклов проектирования и повышения производительности оптимизированных по стоимости ADC.

Новые приложения, стимулирующие спрос

Новые области применения создают дополнительный спрос на экономичные высокоскоростные ADC. Расширение инфраструктуры 5G, особенно в миллиметровых диапазонах волн, требует ADC с широкой полосой пропускания и высоким динамическим диапазоном для приемников базовых станций. В потребительском пространстве рост устройств дополненной реальности (AR) и виртуальной реальности (VR) требует высокоскоростного преобразования для интерфейсов синтеза датчиков и дисплеев. Автомобильная электроника, включая передовые системы помощи водителю (ADAS) и мониторинга в кабине, принимает высокоскоростные ADC для обработки радаров, лидаров и камер. Каждое из этих приложений приносит конкретные требования к производительности и целевым расходам, стимулируя инновации в проектировании и производстве ADC.

Путь к высокоскоростным ADCs стоимостью менее 1 доллара

Конечная цель для многих потребительских приложений заключается в достижении высокоскоростной функциональности ADC при стоимости единицы ниже одного доллара. Эта цель является сложной, но становится осуществимой благодаря сочетанию обсуждаемых стратегий: передовые узлы CMOS, цифровая калибровка, модульный дизайн и производство в больших объемах. По мере того, как отрасль получает опыт использования этих методов и по мере того, как технологические процессы продолжают масштабироваться, ожидается, что стоимость за гигаобразец пропускной способности преобразования будет неуклонно снижаться. Производители, которые могут успешно интегрировать высокоскоростные ADC в свои конструкции SoC при сохранении конкурентоспособности, будут хорошо позиционироваться для захвата роста на расширяющемся рынке потребительской электроники.

Заключение

Разработка экономически эффективных высокоскоростных ADC для производства бытовой электроники является многогранной задачей, которая требует опыта в области проектирования схем, технологических процессов и методологии производства. Растущий спрос на обработку данных в реальном времени в смартфонах, носимых устройствах и устройствах IoT продолжает раздвигать границы того, что экономически целесообразно. Используя передовые узлы CMOS, внедряя эффективные архитектуры, такие как SAR и временные усложнения, внедряя цифровую калибровку и используя модульные подходы к проектированию, производители могут достичь производительности, требуемой современными приложениями, сохраняя при этом структуры затрат, поддерживающие производство в больших объемах. Продолжающаяся эволюция гибридных архитектур, проектирование с помощью машинного обучения и гетерогенная интеграция обещает дальнейшее снижение затрат и расширение возможностей высокоскоростных ADC. По мере того, как эти технологии созревают, потребители могут ожидать более мощные, доступные и энергоэффективные устройства, которые беспрепятственно соединяют аналоговые и цифровые миры.