Система на чипе на основе Cisc (soc) Дизайн для мобильных устройств

Введение в дизайн на основе CISC в мобильных устройствах

Неустанный спрос на более высокую производительность, более длительное время автономной работы и меньшие форм-факторы в смартфонах, планшетах и носимых устройствах выдвинул дизайн System-on-Chip (SoC) на передний план инноваций. В то время как многие мобильные SoC сегодня полагаются на архитектуры с уменьшенным набором инструкций (RISC) - в частности, ARM - парадигма комплексных наборов инструкций (CISC), которая, как известно, воплощена в архитектуре набора инструкций x86 (ISA), предлагает четкие преимущества, которые заслуживают серьезного рассмотрения. В этой статье рассматриваются принципы, преимущества, проблемы и будущее дизайна SoC на основе CISC для мобильных устройств, предоставляя всеобъемлющий технический обзор для инженеров и лиц, принимающих решения.

Понимание архитектуры CISC

CISC, или Complex Instruction Set Computing, — это философия дизайна, в которой одна инструкция может выполнять несколько низкоуровневых операций, таких как доступ к памяти, арифметика и проверка состояния, на одном шаге. Этот подход контрастирует с RISC, который подчеркивает более простые инструкции фиксированной длины, которые обычно выполняются в одном тактовом цикле. Философия CISC уходит своими корнями в 1970-е годы с такими архитектурами, как IBM System/370 и более поздний Intel x86, который стал доминирующим в персональных вычислениях.

Ключевые характеристики CISC

В мобильных контекстах эти характеристики могут переводиться в более высокую плотность кода — меньше байтов памяти, необходимых для представления программы, что уменьшает объем памяти и пропускную способность, что является критическим преимуществом в устройствах с ограниченным энергопотреблением.

Преимущества CISC-Based SoC в мобильных устройствах

Более высокая плотность инструкций

Способность CISC выполнять сложные операции в одной инструкции значительно улучшает плотность кода. Например, инструкция x86, такая как , объединяет нагрузку на память, сложение и хранение в одной инструкции. В процессоре RISC это может потребовать трех отдельных нагрузок, дополнения и хранилища. Более высокая плотность означает меньшую пропускную способность передачи инструкций, уменьшая динамическое потребление энергии на интерфейсе процессора. Исследования показали, что код x86 может быть на 30-50% меньше, чем эквивалентный код ARM для той же функции высокого уровня.

Снижение потребления электроэнергии за счет меньшего количества инструкций

Меньше инструкций для выполнения непосредственно уменьшают активность переключения в конвейере процессора, пропуски кэша и внешние доступы к памяти. Для устройств с питанием от батареи каждое количество сэкономленных наноджоулей. Способность CISC объединять операции также уменьшает количество временных операций разлива регистра, дополнительно сокращая потребление энергии. Однако это преимущество нюансировано - современные процессоры CISC внутренне декодируют инструкции в микрооперации, подобные RISC, но общее сокращение количества команд часто перевешивает накладные расходы на генерацию микроопераций.

Эффективная совместимость кода и экосистема программного обеспечения

Экосистема x86 включает в себя десятилетия программного обеспечения, включая настольные приложения, унаследованный код предприятия и миллионы существующих двоичных файлов. Для мобильных устройств, ориентированных на корпоративные или производственные сценарии использования (например, ноутбуки 2-в-1, прочные планшеты), совместимость CISC позволяет нативное исполнение Windows, Linux и устаревшего программного обеспечения без накладных расходов. Серия Intel Atom и Core M использовали это преимущество в категориях мобильных продуктов, таких как ультрабуки и фаблеты.

Технические аспекты проектирования мобильных SoC CISC

Проектирование SoC на основе CISC для мобильных устройств требует тщательного баланса мощности, производительности и площади (PPA).

Микроархитектура и декодирование инструкций

Современные процессоры CISC переводят инструкции x86 во внутренние микрооперации (μops) с использованием комбинации проводных декодеров и микрокодового ПЗУ. Для мобильных SoC двигатель декодирования должен быть энергоэффективным , но способным обрабатывать инструкции переменной длины без остановки.

  • Предварительно декодируемое кэширование (границы инструкций хранения и подсказки μop)
  • Макро-фьюжн (объединение общих командных пар в один мкоп)
  • Микро-op кэш (снижение задержки декодирования для горячих кодовых путей)

Ядра Intel Silvermont и Goldmont, используемые в SoC Atom, включают в себя сложные декодеры с электроприводом, которые достигают почти эффективности RISC при сохранении совместимости x86.

Пипелинирование и внезапная казнь

Глубокие трубопроводы и внепорядковое (OoO) исполнение могут повысить производительность, но увеличить мощность. Для мобильных устройств дизайнеры используют умеренные глубины трубопровода (12-16 этапов) и селективные двигатели OoO, которые максимизируют производительность на ватт. Такие методы, как ], поглощают мощность от холостых исполнительных блоков и динамическое напряжение и частотное масштабирование (DVFS) интегрированы на базовом уровне для экономии энергии в условиях низкой нагрузки.

Иерархия памяти и оптимизация пропускной способности

Сложные режимы адресации CISC подчеркивают подсистему кэша и памяти. Мобильные SoC используют многоуровневые иерархии кэша (L1/L2/L3) с агрессивными буферами префектинга и записи. Межсоединения на чипе должны обрабатывать высокую пропускную способность как от процессора, так и от интегрированного GPU (часто CISC SoC включает мощный GPU). Подсистемы общей памяти с использованием унифицированного доступа к памяти (UMA) уменьшают мощность за счет минимизации копий данных.

Интеграция специализированных ускорителей

Современный мобильный SoC на базе CISC объединяет многочисленные блоки с фиксированной функцией вместе с ядрами ЦП: процессоры сигналов изображения (ISP), нейронные процессоры (NPU), аудио DSP и сопроцессоры безопасности. Эти ускорители выполняют специализированные задачи более эффективно, чем ядра x86 общего назначения. Блок управления питанием SoC (PMU) должен организовать свою деятельность и стрелку часов, чтобы предотвратить утечку бездействия.

Проектирование мобильных SoC CISC

Несмотря на преимущества, мобильные SoC на базе CISC сталкиваются с несколькими значительными препятствиями.

Повышенная сложность дизайна и силиконовая область

Декодер команд x86 и секвенсор микрокода занимают значительную площадь кристалла — обычно 15-25% площади ядра. Мобильные SoC имеют строгие бюджеты области (часто <100 мм2 для всего кристалла). Расширенные процессы FinFET помогают уменьшить размер функции, но внутренняя сложность декодирования CISC ограничивает плотность по сравнению с ядрами RISC эквивалентной производительности.

Ограничения скорости часов

Сложные микроархитектуры затрудняют достижение высоких тактовых частот без избыточной мощности. Конструкции RISC часто могут переходить на более высокие частоты при том же напряжении из-за более простой логики. Мобильные CISC SoC обычно работают на пиковых частотах 2,5-3,0 ГГц, в то время как высокопроизводительные мобильные процессоры RISC (например, M-серия Apple) могут превышать 3,5 ГГц в ядрах производительности при сохранении эффективности.

Термическое управление и устойчивая производительность

В тонком смартфоне тепловой рассеивание ограничено 2-5 Вт устойчивой. Ядра CISC, даже при оптимизации, как правило, имеют более высокую пиковую динамическую мощность, чем эквивалентные ядра RISC. Это требует агрессивного дросселирования, которое может снизить производительность для взрывных рабочих нагрузок. Дизайнеры компенсируют гетерогенными конфигурациями - смешивание одного или двух высокопроизводительных ядер CISC с несколькими энергоэффективными меньшими ядрами (большой.LITTLE стиль), как видно в гибридной архитектуре Intel Lakefield.

Программная фрагментация и эмуляция накладные расходы

Хотя совместимость x86 является преимуществом, экосистема мобильного программного обеспечения (Android, iOS) сильно оптимизирована для ARM RISC. Запуск приложений Android, предназначенных для ARM на мобильном SoC x86, требует двоичного перевода, что влечет за собой штрафы за производительность и мощность. Такие проекты, как Houdini от Intel (теперь обесцененный), пытались смягчить это, но накладные расходы (10-30% медленнее) остаются барьером для широкого распространения.

Реагирование на мощность и производительность с помощью передовых технологий

Инженеры разработали инструментарий методов, позволяющих сделать CISC конкурентоспособной в мобильном сегменте.

Расширенные производственные процессы

Использование новейших узлов FinFET (7 нм, 5 нм, 3 нм) уменьшает утечку и динамическую мощность. Процессы Intel 10 нм и 7 нм позволяют меньшим транзисторам быстрее переключаться с более низким напряжением, что непосредственно приносит пользу CISC SoC. Переход на универсальные FET-затворы (GAA) в эпоху 2 нм еще больше повысит эффективность.

Динамическое натяжение и частотное масштабирование (DVFS)

Современные мобильные SoC реализуют мелкозернистую DVFS с сотнями точек напряжения и частоты на ядро. PMU использует счетчики производительности, тепловые датчики и прогнозы рабочей нагрузки для регулирования напряжения в микросекундах. Это гарантирует, что ядра CISC работают на самом низком уровне мощности для заданного требования к производительности.

Мощное и часовое вещание

Повсеместное энергоснабжение отключает неиспользуемые массивы SRAM, исполнительные блоки и даже целые ядра при простое время. Часовое срабатывание предотвращает переключение шлепанцев в неактивной логике. Эти методы особенно важны для ядер CISC, которые имеют большие ПЗУ микрокодов и декодируют логику, которая в противном случае непрерывно течет.

Гетерогенные вычисления и задача миграции

Соединение ядер производительности CISC с меньшими ядрами эффективности (как в Alder Lake Intel и более поздних гибридных архитектурах) позволяет SoC переносить фоновые задачи на небольшие ядра, экономя мощность. Планировщик операционной системы должен знать типы ядер, чтобы правильно назначать потоки. Этот дизайн, вдохновленный big.LITTLE, теперь занимает центральное место в мобильных CISC SoC от Intel и AMD.

Инструкция Настройка Оптимизации

Улучшения уровня микроархитектуры, такие как макро-фьюжн, микро-оп-фьюжн и более широкие порты исполнения, позволяют процессорам CISC выполнять больше инструкций за цикл (IPC) при сохранении энергосбережения. Введение AVX-512 (и его вариант VNNI) позволяет сделать векторизованный вывод ИИ, который может быть более энергоэффективным, чем выделенный NPU для определенных рабочих нагрузок.

Реальные мировые реализации мобильных КС CISC

Intel Atom и Core M Series

Семейство Atom от Intel (Silvermont, Goldmont, Tremont) и Core M Y-серии разработаны специально для мобильных устройств с низким энергопотреблением, таких как планшеты, 2-в-1 и тонкие ноутбуки. Эти SoC интегрируют ядра x86 с Intel HD Graphics, контроллером памяти и интерфейсами ввода-вывода на одном кристалле. Недавний Intel Core i3-N305 (Alder Lake-N)) содержит 8 ядер эффективности Gracemont с общим TDP до 7 Вт, обеспечивая конкурентоспособную многопотовую производительность для мобильных рабочих нагрузок.

Встроенные и мобильные APU AMD Ryzen

Микроархитектура AMD «Zen», используемая в процессорах Ryzen Mobile, представляет собой современный дизайн CISC, который сочетает в себе мощные ядра x86 с высокопроизводительной графикой Radeon. Ядро Zen 4C (Phoenix) достигает замечательной энергоэффективности благодаря упаковке чиплетов и изготовлению 4 нм. Эти APU найдены в ноутбуках премиум-класса и начали появляться в карманных игровых консолях (например, ASUS ROG Ally, Steam Deck), демонстрируя, что CISC может преуспеть в устройствах с батарейным питанием.

Исайя II и перспективы будущего

VIA Technologies исторически производила маломощные процессоры x86 для встроенного и мобильного использования. Их архитектура Isaiah II (Centaur Technology) представляет 16-нм, 8-ядерный дизайн с интегрированным ускорителем ИИ, ориентированным на периферийные устройства AI и IoT, которые требуют совместимости x86. Хотя доля рынка невелика, она иллюстрирует постоянный интерес к CISC для мобильных устройств.

Будущий прогноз для мобильных SoC CISC

Мобильный ландшафт SoC быстро развивается, и роль CISC будет определяться несколькими тенденциями.

Интеграция ИИ и машинного обучения

Поскольку ИИ на устройстве становится повсеместным, CISC SoC интегрируют выделенные NPU и векторные расширения. Intel Intel® AI Boost (специальный движок ИИ в Meteor Lake) и архитектура AI XDNA AMD являются примерами. Возможность запуска моделей изначально на x86 при использовании ускорителей малой мощности будет ключевым отличием.

Неоднородные архитектуры и чиплеты

Будущие мобильные SoC будут использовать конструкции на основе чиплетов, сочетая вычислительные плитки CISC с ядрами RISC (для эффективности) и специализированными ускорителями на многодисковом пакете. Технология укладки Intel Foveros 3D и подход чиплетов AMD позволяют смешивать узлы процесса, позволяя ядрам CISC быть построенными на высокопроизводительном узле, в то время как I / O и ускорители используют более дешевый узел с низким энергопотреблением.

Конкурс RISC-V и адаптация CISC

Рост RISC-V как открытого ISA представляет собой долгосрочную угрозу, но обширная программная экосистема CISC обеспечивает рв. Чтобы оставаться конкурентоспособными, архитекторы CISC будут продолжать заимствовать идеи из RISC (например, более простые интерфейсы, слияние макросов), расширяя свои ISA с современными функциями, такими как транзакционная память, анклавы безопасности и криптографические инструкции.

Дорожные карты энергоэффективности

Отраслевые дорожные карты (IRDS, IEEE) предсказывают, что к 2030 году мобильные SoC будут достигать 50-100 GFLOPS / W. Проекты CISC должны будут закрыть разрыв в эффективности с RISC через ультра-мелкозерновые энергетические домены, адаптивные искажения тела и почти пороговые вычисления для легких рабочих нагрузок. Армия против x86 дебаты эффективности продолжается, но с Apple M-серии (ARM) соответствие Intel в пиковой производительности и превосходящая по эффективности, CISC должен внедрять инновации. Intel Core M и AMD Ryzen Mobile показывают, что CISC может оставаться актуальным, особенно в ориентированных на производительность мобильных форм-факторов.

Заключение

Конструкция SoC на основе CISC для мобильных устройств является зрелой, но динамично развивающейся областью. В то время как архитектуры RISC доминируют на рынке смартфонов, CISC предлагает убедительные преимущества в плотности кода, совместимости программного обеспечения и многоядерной пропускной способности для мобильных устройств, ориентированных на производительность. Преодоление проблем в области мощности, площади и теплового управления требует передовых микроархитектурных методов, передового производства и умной интеграции ускорителей. Поскольку линии между настольными компьютерами, ноутбуками и планшетами размыты, CISC будет продолжать играть жизненно важную роль в мобильном ландшафте SoC, обусловленном его уникальной способностью балансировать сложность с эффективностью.

Для дальнейшего чтения, изучите обзор CISC в Википедии , Процессоры Intel Atom и подробный анализ гибридной архитектуры Олдер-Лейк.