Стратегии минимизации диафрагмы в высокоскоростных объявлениях

Высокоскоростные аналоговые-цифровые преобразователи (ADC) являются критическим мостом между аналоговым миром датчиков и цифровой областью процессоров. В системах, начиная от радиолокатора и программно-определяемых радиостанций до медицинской визуализации и высокоскоростного сбора данных, точность цифрового вывода напрямую зависит от точности времени процесса отбора проб. Джиттер диафрагмы — случайная временная неопределенность, когда ADC фактически захватывает входной сигнал — является одним из самых коварных деградеров производительности на высоких частотах. Даже пикосекунды джиттера могут преобразовывать нетронутую синусоидальную волну в шумное, искаженное цифровое представление, ограничивая эффективное количество битов (ENOB) и ложно-свободный динамический диапазон (SFDR). В этой статье представлен полный набор проверенных стратегий для минимизации джиттера диафрагмы, что позволяет инженерам достичь полного потенциала производительности своих высокоскоростных систем ADC.

Понимание диафрагмы Jitter в глубине

Джиттер диафрагмы, также называемый неопределенностью диафрагмы, является стандартным отклонением разницы между фактическим моментом выборки и идеальным моментом выборки. Для идеального ADC каждый образец берется с точно разнесенными интервалами t s . На практике шум времени вызывает случайные колебания момента выборки. Влияние на выбранное напряжение является продуктом величины джиттера и скорости разряда входного сигнала в точке выборки. f f в в в в А максимальная ошибка напряжения, вызванная джиттером, заключается в следующем:

Ошибка джиттер ≈ 2πAfвТджиттер

где τ jitter — джиттер rms. Эта ошибка непосредственно уменьшает отношение сигнал/шум (SNR), которое может быть приблизительно таким, как:

SNRjitter = -20 log(2πfinτjitter) dB

Для входа 100 МГц с джиттером 0,5 пс rms SNR ограничен примерно 70 дБ — намного ниже уровня шума квантования 12-битного ADC. По мере увеличения входных частот джиттер становится доминирующим источником шума. Понимание того, где возникает джиттер, является первым шагом в смягчении.

Источники Aperture Jitter

Эти источники часто являются дополнительными; общий бюджет системы должен быть разделен между ними. Далее мы подробно рассмотрим конкретные, действенные тактики для сокращения каждого вклада.

Стратегия 1: Разработка часовой системы

Выберите ультранизкий фазовый шумовой осциллятор

Источником часов является основа выбора времени выборки. Для высокоскоростных ADC используют кристаллические осцилляторы поверхностного монтажа (XO) с фазовым шумом ниже -155 дБк/Гц при смещение 100 кГц или кристаллические осцилляторы с управлением духовкой (OCXO) для критически важных для температуры приложений. Некоторые конструкции используют диэлектрические резонаторы (DRO) или поверхностные акустические волновые (SAW) осцилляторы на микроволновых частотах. Для лучшей производительности рассмотрим выделенный генератор часов IC с интегрированным генератором джиттера, который использует внешнюю опорную и широкопетлевую полосу пропускания для подавления шума в фазе близкого расстояния.

Минимизируйте шум фазы часового пути

Часовой сигнал должен быть маршрутизирован с использованием дифференциальной линии передачи (например, LVDS, LVPECL или CML) для уменьшения шума в обычном режиме. Держите тактовые следы как можно короче и используйте управляемый импеданс (50 Ω одноконцевый или 100 Ω дифференциал). Поместите источник часов физически близко к ADC. Избегайте использования инверторов или логических затворов в качестве простых буферов; вместо этого используйте выделенные буферы распределения часов с низким джиттером, которые имеют высокий отказ от питания (PSRR). Типичный буфер с низким джиттером добавляет менее 0,1 пс интегрированного джиттера.

Выполнить выделенный Jitter-Cleaning PLL

Когда системные часы должны быть получены из шумной ссылки (например, из задней плоскости или FPGA), подавайте его через очиститель джиттера . Эти устройства используют узкополосный PLL для фильтрации высокочастотного фазового шума, а затем умножьте очищенные часы на желаемую частоту выборки. Продукты от Texas Instruments, Analog Devices и Silicon Labs предлагают интегрированные очистители джиттера с джиттером менее 50 fs rms. Всегда ссылайтесь на таблицу данных ADC для максимально допустимой спецификации джиттера часов — это часто самый строгий параметр в дереве часов.

Стратегия 2: Выбор и архитектура ADC

Выберите ADC с низкой внутренней диафрагмой Jitter

Современные высокоскоростные ADC разработаны с продвинутыми топологиями переключателей выборки (например, переключатели с загрузкой, трек-и-удерживающие схемы на основе Thine- или SiGe), которые минимизируют неопределенность времени внутреннего момента выборки. Например, многие пипелированные ADC с 14-битным до 18-битным разрешением при частоте выборки выше 100 MSPS теперь определяют джиттер диафрагмы RMS ниже 0,15 п. При выборе ADC изучите «джиттер диафрагмы» «джиттер диафрагмы» или «джиттер часов» параметр. Также проверьте графики SNR против частоты — быстрый скачок на высоких входах указывает на высокий эффективный джиттер.

Используйте архитектуру, связанную со временем, с осторожностью

Временные ADC используют несколько выборок суб-ADC на пошатнувшихся фазах синхронизации для достижения более высоких частот выборки. Однако несоответствия в смещении фазы синхронизации синхронизации между суб-ADC производят шпоры, которые ухудшают SFDR. Если используется интерлифованный ADC, убедитесь, что поставщик обеспечивает калибровку перекоса на чипе или реализует цифровой фоновый калибровочный цикл. Для самого высокого динамического диапазона многие инженеры предпочитают одноядерные ADC с интегрированным образцом-и-держания, чтобы избежать артефактов межклапанного переплетения.

Проверить измерение ADC Jitter в таблице данных

Не все таблицы данных отделяют джиттер диафрагмы от других источников шума. Ищите измерения, выполняемые с помощью источника с ультранизким джиттером (например, Crystal CVHD-950 или Wenzel 501-30376) и на полной заданной аналоговой входной частоте. Общий эталон: 14-битный 250 MSPS ADC, приводимый в движение входом 700 МГц, должен достигать SNR > 68 дБ; любое более низкое значение предполагает чрезмерное джиттер. Внешние примечания (такие как TI «Влияние с джиттером часов на широкополосную производительность ADC» ) обеспечивают подробное руководство.

Стратегия 3: Планирование ПХБ и целостность сигнала

Используйте выделенный наземный самолет и раздельный план

Твердая, непрерывная плоскость земли под ADC, осциллятором часов и аналоговым передним концом обязательна. Разделите ПХД на аналоговые, цифровые и силовые участки. Никогда не маршрутизируйте цифровые следы через аналоговые области. Поместите все часы и аналоговые пути сигнала на один слой (желательно сверху или снизу), чтобы избежать сквозняков, которые вводят паразитную индуктивность и емкость. Если сквозняки неизбежны, используйте несколько наземных сквозняков, прилегающих к каждому сигналу, чтобы минимизировать индуктивность.

Защитить часовой след

Следы часов должны быть маршрутизированы как дифференциальная пара с наземными охранниками с обеих сторон (через землю каждый λ/10 компонента самой высокой частоты). Даже одноконечная тактовая линия должна иметь наземный копланарный волновод с землей через сшивание верхнего слоя к плоскости земли. Это уменьшает перекрестный разговор от соседних коммутирующих цифровых сигналов, которые могут вводить дрожь.

Отключение электроснабжения

Помехи питания модулируют порог переключателя отбора проб, непосредственно добавляя к джиттеру диафрагмы. Используйте комбинацию объемных электролитических конденсаторов (10-100 мкФ), керамических конденсаторов (0,1 мкФ, 1 мкФ, 10 мкФ) с низким эквивалентным последовательностным сопротивлением (ESR) и ферритового шарика или регулятора низкого выброса (LDO) на домен поставки. Поместите наименьшие конденсаторы как можно ближе к штифтам питания ADC. Для осциллятора часов рекомендуется выделенный LDO с высоким PSRR (например, ADP150, LP5907). См. статью Аналоговых устройств о снижении джиттера диафрагмы для подробных стратегий разъединения.

Держите сигнальные пути короткими и согласованными

Для того чтобы избежать перекоса, аналоговые входные и тактовые пути должны быть сопоставлены по длине с точностью до нескольких миллиметров. Более длинные следы увеличивают восприимчивость к шуму и увеличивают тепловой джиттер. Используйте 50 Ω микрополосу или полосу с правильно вырезанными концами. Для часов используйте последовательное оконечное сопротивление, размещенное у источника, чтобы соответствовать характеристическому импедансу. Для аналогового ввода, рассмотрите антисглаживающий фильтр непосредственно перед входом ADC для ограничения полосы сигнала, что снижает скорость разбиения в момент отбора проб и, следовательно, воздействие джиттера.

Стратегия 4: Аналоговый дизайн спереди

Оптимизируйте усилитель драйвера

Усилитель, приводящий в действие ADC, должен иметь достаточную пропускную способность, низкий уровень шума и высокую скорость разбиения. Медленный усилитель может вводить ошибки синхронизации, имитирующие джиттер. Выберите полностью дифференцированный усилитель с шириной полосы частот (FDA) с коэффициентом усиления полосы пропускания (GBW) по крайней мере в три раза выше, чем у ADC. Убедитесь, что время оседания выходного сигнала FDA значительно ниже периода отбора проб (например, < 1 ns для 250 MSPS ADC). Поместите усилитель драйвера физически рядом с входными штифтами ADC.

Добавить фильтр анти-алиасинг

Антисглаживающий фильтр (AAF) перед ADC ограничивает пропускную способность входного сигнала. Это выгодно по двум причинам: это снижает максимальную скорость разряда сигнала, тем самым снижая погрешность напряжения, вызванную данным джиттером; и это предотвращает устранение высокочастотного шума в базовой полосе. Используйте пассивный LC-фильтр или высокопорядковый активный фильтр с частотой отсечения около 60-70% частоты Nyquist. Изменение групповой задержки фильтра должно быть минимальным, чтобы избежать искажения сигнала.

Рассмотрите усилитель образца и держания (SHA) для дополнительной изоляции

Некоторые приложения используют внешний усилитель выборки и удержания перед ADC, чтобы обеспечить более чистый край выборки. SHA приводится в действие теми же (или выделенными) часами с низким джиттером. Это может изолировать ADC от аналогового входного шума и обеспечить более быструю оседание диафрагмы, но это добавляет стоимость, мощность и сложность. Для экстремальных высокочастотных приложений (например, > 1 ГГц вход) иногда требуется этот подход.

Стратегия 5: Цифровые технологии постобработки

Усреднение по нескольким конверсиям

Если сигнал повторяется (например, в тестовой среде или на FMCW-радаре), усреднение нескольких образцов уменьшает шум, вызванный дрожанием, квадратным корнем числа средних. Это работает лучше всего, когда дрожание действительно случайно. Для получения одного выстрела усреднение не применимо.

Цифровая фильтрация для уменьшения шума вне зоны действия

Поскольку шум джиттера пропорционален скорости потери сигнала, он распространяется по частотному спектру. Однако для узкополосных сигналов цифровой фильтр (например, фильтр полосового пропуска высокого порядка) может удалять шум джиттера за пределами интересующего сигнала, улучшая SNR в полосе. Это уточняется в таких системах, как цифровые преобразователи (DDC) внутри FPGA.

Адаптивная уравниловка и коррекция

Расширенные алгоритмы цифровой коррекции могут оценивать джиттер по известным шаблонам (например, пилотный тон) и вычитать его вклад. Для ADC с временным перекосом часто встречаются цифровые калибровочные петли. Некоторые высокопроизводительные ADC предлагают встроенную цифровую фоновую калибровку ошибок диафрагмы. Промышленность движется к модели машинного обучения , которые предсказывают и отменяют эффекты джиттера в реальном времени, хотя это остается новой техникой.

Практические соображения и компромиссы

Стоимость vs. эффективность

Самые высококлассные ИС OCXO и джиттер-чистильщика могут стоить сотни долларов. Во многих системах достигнут компромисс: использовать хороший TCXO (температурно-компенсированный кристаллический осциллятор) с интегрированной очисткой PLL, которая предлагает джиттер < 0,5 пс за 20 долларов. Для ПХБ экономичным является 4-слойная плата с твердой наземной плоскостью и дополнительной плоскостью мощности; избегать расходов на экзотические ламинаты с низким уровнем потерь, если не задействованы частоты миллиметровых волн.

Распад власти

Распределение часов с низким дроссельным механизмом часто использует высокоскоростные буферы CML или LVPECL, которые рассеивают 100-200 мВт каждый. Если мощность имеет решающее значение (например, портативные приборы с батарейным питанием), оцените, может ли система выдерживать немного более высокое дроссельное устройство при более низких тактовых частотах или используйте буфер HCSL с более низкой мощностью. Всегда имитируйте бюджет дроссельной системы, чтобы увидеть, где можно обменять мощность.

Термические эффекты

Изменения температуры влияют на фазовый шум тактовых осцилляторов (особенно TCXOs против OCXO) и внутренние характеристики пути отбора проб ADC. Убедитесь, что источник часов и ADC находятся в термически стабильной среде. Для высокоточных систем используйте процедуру калибровки при перегреве для корректировки на дрейф.

Продвинутые темы: измерение и количественная оценка диафрагмы Jitter

Чтобы подтвердить эффективность ваших стратегий снижения трепета, вам необходимо точное измерение. Общие методы включают:

  • Бистатический синусоидальный гистограммный тест: Применяют чистый синусоид известной частоты и измеряют гистограмму выходных кодов. Шумовая гистограмма имеет характерную форму, связанную с джиттером.
  • Фазовый шум для преобразования циттера: Измерьте фазовый шум часов с помощью анализатора источника сигнала (например, Keysight E5052B) и интегрируйте по полосе частот смещения (например, от 1 кГц до 100 МГц). Умножьте на 2πf в для оценки эффективного джиттера.
  • Тест на IMD двухцветный: Применяйте два тона и измеряйте искажение интермодуляции; дрожь вызывает определенный пол, который увеличивается с частотой.
  • Прямое измерение джиттера: Используйте высокоскоростной осциллограф с низким джиттером (например, > 40 ГГц полоса пропускания) для измерения края часов ADC и вычислить его джиттер непосредственно.

Для дополнительного чтения IEEE предлагает учебник по тестированию ADC, включая характеристику джиттера .

Заключение

Джиттер диафрагмы является фундаментальным ограничителем производительности в высокоскоростных системах ADC, но это не непреодолимое препятствие. Тщательно выбирая источник и распределение часов, выбирая ADC с низким заданным джиттером, проектируя чистую компоновку печатной платы, оптимизируя аналоговый передний конец и используя цифровую коррекцию, где это возможно, инженеры могут достичь спецификаций SNR и ENOB, которые приближаются к теоретическим пределам. Ключ заключается в том, чтобы рассматривать всю цепочку сигналов - от осциллятора до цифрового вывода - как единую систему, чувствительную к времени. Начните с часов: инвестируйте в осцилляторы с низким фазным шумом и буферы с высоким PSRR. Затем проверьте дизайн с строгим измерением джиттера. С помощью стратегий, изложенных в этой статье, вы можете уверенно проектировать системы сбора данных, которые захватывают высокочастотные сигналы с максимальной точностью.