Table of Contents

FPGA vs ASIC: полное руководство по принятию решений для проектов в области оборудования

Каждый инженер-электроник, менеджер по продуктам и основатель стартапа в конечном итоге сталкивается с одним и тем же критическим вопросом: должна ли основная логика устройства использовать FPGA или ASIC? Решение формирует всю траекторию проекта - от первоначальных инвестиций и времени разработки до конечной производительности, энергоэффективности и масштабируемости. В то время как обе технологии сосуществовали в течение десятилетий, быстрая эволюция производства кремния, растущие неповторяющиеся сборы за разработку (NRE) и спрос на гибкую разработку продукта сделали дебаты FPGA против ASIC более нюансированными, чем когда-либо. Это руководство разбивает все существенные аспекты: архитектурные различия, динамика затрат при различных объемах, потоки проектирования, компромиссы мощности и производительности и реальные варианты использования. К концу вы сможете сопоставить свои конкретные требования к проекту с правильным кремниевым решением без догадок.

Что такое FPGA? Архитектура и возможности

FPGA (Field-Programmable Gate Array) представляет собой интегральную схему, построенную вокруг матрицы настраиваемых логических блоков (CLB), программируемых межсоединений и I/O-платформ.Определяющей особенностью является ее программируемость в полевых условиях: после того, как чип покидает завод, инженер может загрузить дизайн языка описания аппаратного обеспечения (HDL) — обычно VHDL или Verilog — для настройки цифровой схемы. Современные FPGA также встраивают блоки жесткой интеллектуальной собственности (IP), такие как высокоскоростные приемопередатчики, процессорные ядра, контроллеры памяти и DSP-срезы, размывая грань между чистой программируемой логикой и устройствами на чипе (SoC) от производителей, таких как AMD Xilinx и Intel (FLT:5]].

FPGA поставляются в двух преобладающих технологиях конфигурации: SRAM-based (летучая, требующая внешней загрузочной памяти) и flash- или антифьюжн-based (нелетучая, часто используемая в аэрокосмической и безопасной сферах, где защита битового потока имеет решающее значение). FPGA на основе SRAM являются реконфигурируемыми и доминируют в коммерческих приложениях, в то время как варианты на основе флэш-памяти предлагают возможность мгновенного ввода и устойчивость к битовым атакам. Основополагающая логическая ткань состоит из таблиц поиска (LUT), флип-флопов и мультиплексоров, которые могут эмулировать любые цифровые логические ворота, сохраняя таблицы истинности в ячейках SRAM. Эта гибкость делает FPGA идеальными для прототипирования, адаптивных систем и производства среднего объема, где ожидаются изменения дизайна.

Ключевые преимущества включают быстрое прототипирование (изменения дизайна в часах и днях), низкие первоначальные затраты на NRE и возможность выполнять обновления по воздуху. Недостатки включают более высокую стоимость единицы (из-за большей площади кристалла от программируемой маршрутизации), более высокое статическое энергопотребление и более низкие максимальные тактовые частоты по сравнению с ASIC.

Что такое ASIC? Архитектура и компромиссы

ASIC (Application-Specific Integrated Circuit) — это пользовательский чип, изготовленный для выполнения одной выделенной функции. В отличие от FPGA, его внутренняя структура неизменна после травления во время производства полупроводников. После изготовления невозможна реконфигурация. ASIC могут быть полностью пользовательскими (каждый транзистор размещен вручную) или полу-обычными, с использованием стандартных библиотек ячеек и макроблоков. Последний является доминирующим подходом, с литейными заводами, такими как TSMC и Samsung, производящими миллионы уникальных конструкций ежегодно.

Третий вариант — структурированные ASIC (или платформы ASICs) — обеспечивает предварительно построенный массив логических ячеек и памяти, который требует только настройки нескольких слоев металла. Этот подход значительно сокращает NRE и время оборота по сравнению с полностью пользовательскими ASIC, при этом предлагая лучшую плотность и мощность, чем FPGA. Однако структурированные ASIC не имеют возможности перенастройки поля, что делает их компромиссом, а не истинным гибридом.

ASIC предлагают самую высокую производительность (обычно в 3-5 раз более быструю тактовую частоту, чем FPGA), в 10-20 раз лучшую энергоэффективность для эквивалентной логики и более низкую стоимость единицы при объеме. Компромиссы являются экстремальными: затраты NRE варьируются от сотен тысяч до десятков миллионов долларов, длительные циклы разработки (12-24 месяца) и нулевая гибкость после снятия ленты. Любая ошибка, обнаруженная после производства, требует нового набора масок - дорогостоящий и трудоемкий спин.

Структурированные ASIC: Средняя земля

Для конструкций, которые нуждаются в производительности и преимуществах мощности ASIC, но не могут оправдать полное NRE пользовательского чипа, структурированные ASIC предлагают убедительную альтернативу. Используя предварительно изготовленный базовый слой логики, памяти и ввода-вывода, дизайнеру нужно только настроить несколько металлических масок. Это сокращает NRE на 50-80% и сокращает время оборота до 8-12 недель. Однако компромисс немного ниже плотности и производительности по сравнению с полной настройкой и отсутствием реконфигурируемости. Структурированные ASIC идеально подходят для продуктов среднего объема (10 000-500 000 единиц), где стоимость единицы имеет значение, но гибкость не требуется.

Глубокий погружение: как они работают

Ткань FPGA состоит из тысяч и миллионов идентичных небольших таблиц поиска (LUT), флип-флопов и мультиплексоров. LUT имитирует любые логические ворота, сохраняя выходы таблицы истинности в ячейках SRAM. Дизайнеры пишут код RTL (уровень записи-передачи), синтезируют его в нет-лист, а затем используют инструменты поставщика места и маршрута для отображения нет-листа на физические ресурсы. Поскольку логика реализована в SRAM, устройство теряет свою конфигурацию при отключении и должно быть перенастроено от внешней вспышки при загрузке. Эта конфигурируемость на основе SRAM является источником как гибкости FPGA, так и его более высокой статичной мощности.

ASIC, напротив, использует стандартные ячейки - предварительно охарактеризованные логические затворы с известными свойствами времени, мощности и площади. Дизайнер пишет тот же RTL, но нацелен на конкретный литейный технологический узел (например, 7 нм, 5 нм). Синтез отображает логику на стандартные ячейки, а конечный физический дизайн создает макет, с точным синтезом часового дерева и маршрутизацией. Результатом является чип, где каждый транзистор используется именно там, где это необходимо; нет программируемых межсоединений накладных расходов. Эта специализированная металлическая маршрутизация - это то, почему ASIC работают на более высоких частотах и сжигают меньше энергии для той же функции. Отсутствие памяти конфигурации и коммутаторов маршрутизации также дает ASIC значительное преимущество области - часто 10-20 × меньшая площадь кристалла для той же самой логической плотности - что непосредственно приводит к снижению стоимости производства на кристалл при высоком объеме.

Маршрутизация и сравнение межсоединений

В FPGA до 80% площади кристалла отведено программируемым коммутаторам маршрутизации и памяти конфигурации. Эти накладные расходы создают значительную задержку и затраты на питание. В ASIC маршрутизация фиксируется и оптимизируется для проектирования, используя металлические слои, которые тоньше и короче. Результат: ASIC могут достигать тактовых частот в 3-5 раз выше, чем FPGA в том же узле процесса, с 10-20 раз лучшей динамической энергоэффективностью. Для приложений, таких как проводные сети или высокочастотная торговля, этот разрыв имеет решающее значение.

Анализ затрат: NRE, стоимость единицы и точка безубыточности

Финансовое сравнение редко бывает таким простым, как «ASIC дешевле при большом объеме». Вы должны отделить затраты на неповторяющиеся инженерные (NRE) затраты от затрат на единицу [FLT: 2].

Структура затрат PGA

  • NRE стоит: От низкого до умеренного. Вы платите за лицензии на программное обеспечение для разработчиков FPGA (многие предлагают бесплатные версии с ограничениями устройства), возможно, некоторые ядра IP и инженерную работу. Нет никаких наборов масок или сборов за производство пластин, привязанных к самому устройству. Для небольших конструкций общая стоимость NRE может быть всего несколько тысяч долларов.
  • Стоимость единицы: Высокая относительно эквивалентной ASIC при объеме. FPGA матрица большая из-за программируемой инфраструктуры; устройство среднего класса Artix-7 или Cyclone V может стоить 15-50 долларов США в сотнях, быстро растет для деталей высокой плотности с быстрыми приемопередатчиками. Цены устанавливаются производителем и включают их маржу. При экстремальных объемах выше 100 000 единиц, затраты FPGA все еще могут составлять 5-20 долларов США за чип в зависимости от степени производительности.

ASIC структура затрат

  • NRE стоит: Чрезвычайно высока. При продвинутых узлах (7 нм и ниже) стоимость маски может превышать 10 млн долларов. Добавьте к этому лицензирование IP, физический дизайн, верификацию, прототип шаттлов и разработку программы испытаний. Даже при более старых 180 нм или 130 нм узлы маски остаются в сотнях тысяч долларов. Для ASIC 28 нм общая стоимость NRE может варьироваться от 1 млн до 5 млн долларов.
  • Стоимость единицы: Низкий при больших объемах. Простой ASIC в зрелом процессе может стоить менее $0,50 за куст. Стоимость производства зависит от цены пластины и площади куска; без накладных расходов на программируемую маршрутизацию чип меньше и дает больше костей за куски. Для сложных SoC на 7 нм затраты на куски могут быть ниже $5 для конструкций, которые вписываются в небольшой размер.

Расчет объема Break-Even

Объем безубыточности зависит от сложности конструкции. Типичный расчет для цифрового чипа средней сложности размещает кроссовер на уровне от 100 000 до 500 000 единиц, предполагая современный 28-нм процесс. Выше этого экономия блока ASIC перевешивает инвестиции NRE. Для очень простых чипов с смешанными сигналами в более старых узлах безубыточность может быть до 10 000 единиц. И наоборот, для передовых конструкций, требующих 5 нм, вам могут потребоваться миллионы единиц, чтобы оправдать полный пользовательский поток.

Скрытые затраты на FPGA и общая стоимость системы

Ценообразование FPGA на единицу может также включать стоимость внешней памяти конфигурации, дополнительных источников питания и радиаторов для управления более высокой рассеиваемостью мощности. Эти затраты на системном уровне могут сделать общую стоимость BOM (сборник материалов) для решения FPGA подходом, который представляет собой низкопроизводительный ASIC при удивительно скромных производственных циклах. Кроме того, конструкции FPGA часто требуют большего количества слоев ПХД и тщательного управления целостностью сигнала для высокоскоростных приемопередатчиков, добавляя затраты на уровне платы, которые должны учитываться в общем анализе стоимости системы. При оценке всегда рассчитывайте полную стоимость системы в течение жизненного цикла продукта, а не только цену чипа.

Производительность и Power Tradeoff

Сравнение производительности между FPGA и ASIC сильно взвешивается в пользу пользовательского чипа. ASIC, реализующий ту же логику RTL, обычно заряжается в 3-5 раз быстрее, чем эквивалент FPGA из того же поколения. Этот разрыв обусловлен двумя факторами: программируемая сеть межсоединения вводит значительную задержку маршрутизации, а логика, реализованная в LUT, медленнее, чем непосредственно нанесенные на карту шлюзы. Например, высокопроизводительная FPGA может достигать максимальной тактовой частоты 500 МГц, в то время как сопоставимая ASIC в том же узле процесса может достигать 2-3 ГГц.

Эффективность питания, однако, является более драматичным дифференциатором. ASIC может быть в 10-20 раз более энергоэффективным, чем FPGA для той же задачи. Например, ASIC для майнинга биткоина достигает терагашей в секунду на ватт, к которым FPGA не может приблизиться, потому что FPGA тратит динамическую зарядку мощности и разряжает большие сети емкости в маршрутной ткани. В приложениях IoT с батарейным питанием эта разница может определить, работает ли устройство дни или годы на одной ячейке монеты. Статические накладные расходы на мощность от памяти конфигурации и всегда включенной маршрутизации также способствуют разрыву в эффективности.

Вендоры FPGA ответили интеграцией закаленных IP-блоков — ядер процессора, контроллеров PCIe, PHY памяти — которые по существу являются макро-макросхемами ASIC с фиксированной функцией внутри FPGA. Когда ваш дизайн может быть реализован в основном в этих жестких блоках, производительность и разрыв в мощности значительно сужаются. Вот почему сложные SoC FPGA, такие как Xilinx Zynq UltraScale + или серия Intel Agilex, обрабатывают обработку видео и программно-определяемое радио с впечатляющей эффективностью. Однако для чисто пользовательской логики с минимальным повторным использованием жестких блоков FPGA по-прежнему платит значительный штраф.

Скорость и пропускная способность

Чтобы представить цифры в перспективе: FPGA среднего диапазона в 28 нм технологии может поддерживать максимальную тактовую частоту 200-300 МГц для сложной логики. ASIC в том же 28 нм узле может достигать 1-1,5 ГГц для аналогичной логики. Для конструкций пути передачи данных (например, шифрование или FIR-фильтры), преимущество пропускной способности ASIC-шкалы линейно с тактовой частотой. В сочетании с более широкими траекториями передачи данных и оптимизированным планированием этажа, ASIC легко достигают 5-10x пропускной способности FPGA для того же алгоритма.

Эффективность в реальных приложениях

В всегда на периферийных устройствах мощность имеет первостепенное значение. Типичный FPGA может потреблять 1-5 Вт только статической мощности (из-за утечки в конфигурации SRAM и переключателях маршрутизации), в то время как ASIC в том же технологическом узле может иметь статическую мощность ниже 100 мВт. Динамическая мощность на затвор также ниже, потому что емкость межсоединения минимизирована. Для конструкции, такой как двигатель синтеза датчика, ASIC может работать на 50 мВт, в то время как FPGA потребует 500 мВт или более. Эта разница часто диктует выбор для продуктов с питанием от батареи.

Поток развития и время выхода на рынок

С FPGA цикл разработки начинается с момента, когда у вас есть доска. Инженеры могут писать RTL, имитировать, синтезировать и итерировать в течение нескольких часов. Функциональные ошибки, обнаруженные во время лабораторных испытаний, могут быть исправлены с помощью нового битового потока - часто без изменений оборудования. Эта быстрая возможность прототипирования позволяет гибко разрабатывать аппаратные средства и является ключевой причиной, по которой стартапы и исследовательские лаборатории предпочитают FPGA. Поток проектирования хорошо поддерживается IDE, такими как Xilinx Vivado и Intel Quartus Prime, которые абстрагируют большую часть физической сложности реализации. Время компиляции для современных FPGA может варьироваться от минут до нескольких часов, в зависимости от размера дизайна и уровня оптимизации.

После замораживания, синтеза и проверки RTL, обратный поток включает в себя планирование этажа, синтез часового дерева, проектирование электросети, размещение, маршрутизацию и обширную временную и физическую проверку. Каждый этап может занять недели и требует специализированного опыта. Как только дизайн «выключен», литейный завод изготавливает пластины в течение цикла 8-12 недель (или более для продвинутых узлов). Любая функциональная ошибка, которая ускользает от проверки, становится дорогостоящим металлическим сгибом или, в худшем случае, полным пересмотром набора масок - добавление месяцев и миллионов долларов. Функциональная корректность должна быть практически гарантирована до снятия ленты, что требует гораздо более исчерпывающего моделирования, формальной проверки и часто эмуляции на основе FPGA. Платформы эмуляции от таких компаний, как Cadence и Synopsys, позволяют разработчикам ASIC запускать программное обеспечение на виртуальном прототипе на многомегагерцовых скоростях, но сами эти системы используют кластеры FPGA и представляют собой значительную дополнительную стоимость.

Поэтому давление времени на рынок сильно влияет на выбор. Продукт, который, как ожидается, будет развиваться через несколько пересмотров протокола или обновлений функций, может извлечь выгоду из FPGA, который получает изменения оборудования за несколько дней. Зрелый, хорошо понятный алгоритм, предназначенный для доставки 10 миллионов единиц потребительских гаджетов, требует пути ASIC после первоначального доказательства концепции FPGA. Типичный гибридный подход заключается в прототипе на FPGA для проверки архитектуры, а затем перейти на ASIC для производства, перенося RTL с незначительными изменениями.

Проблемы проверки

Для проектов FPGA проверка может быть менее исчерпывающей, поскольку ошибки могут быть исправлены после выпуска. Для ASIC проверка потребляет 60-70% от общего объема усилий по проектированию. Команды используют универсальную методологию проверки (UVM), формальные инструменты и эмуляцию для достижения почти нулевых показателей ошибок. Отсутствие углового случая в ASIC может быть катастрофическим, что обходится миллионам в исправление и задержку выхода на рынок на месяцы. Это бремя проверки добавляет значительное время и стоимость проектам ASIC.

Гибкость и будущее доказательство

FPGA сияют, когда требования текучи. Если ваше устройство должно поддерживать несколько стандартов интерфейса или алгоритмов, которые все еще находятся в движении, реконфигурация поля позволяет аппаратному обеспечению адаптироваться без повторных вращений. Частичное перенастройка даже позволяет обновлять одну область FPGA, в то время как остальная часть остается работоспособной - полезной в телекоммуникациях или аэрокосмической полезной нагрузке. Кроме того, обновления по воздуху (OTA) для развернутых систем на основе FPGA могут исправлять уязвимости безопасности или добавлять функции, значительно увеличивая срок службы продукта. Некоторые семейства FPGA также поддерживают удаленное шифрование битового потока и аутентификацию, обеспечивая безопасные обновления поля.

ASIC не предлагают такой гибкости. После изготовления функция чипа фиксирована. Эта неизменность является достоинством в некоторых контекстах: она предотвращает подделку и в сочетании с безопасной загрузкой создает аппаратный корень доверия. Но это также означает, что если спецификация изменяется или протокол развивается, вы должны перепроектировать и произвести новую редакцию. Для отраслей с длинными квалификационными циклами (автомобильными, медицинскими), это может быть прорывом, толкая решение к FPGA или гибридному подходу. Однако для продуктов с высокой надежностью, которые уже хорошо определены, отсутствие сменной области устраняет риск непреднамеренных ошибок реконфигурации.

Обновления и безопасность Over-the-Air

FPGA, поддерживающие зашифрованные бит-потоки, могут быть безопасно обновлены в полевых условиях, что позволяет компаниям исправлять уязвимости или добавлять функции без отзывов оборудования. Эта возможность становится все более важной в подключенных устройствах с длительным сроком службы развертывания (например, базовые станции, промышленные контроллеры). ASIC не могут быть обновлены, если конструкция не включает программируемый сопроцессор или блок eFPGA. Для критической инфраструктуры возможность исправления ошибок аппаратного уровня после развертывания может быть решающим преимуществом для FPGA.

Надежность, безопасность и долголетие

ASIC имеют преимущество в долгосрочной надежности. Без SRAM-клеток конфигурации ASIC невосприимчив к одномерным расстройствам (SEU), которые могут переворачивать логику в памяти конфигурации FPGA. В радиационно-тяжелых средах, таких как спутники или медицинское оборудование, пользовательский чип, разработанный с использованием радиационно-закаленных методов или изготовленный на проверенном, стабильном процессе, обеспечивает непревзойденную надежность. FPGA могут использовать резервирование в тройном модуле или скруббинг для смягчения SEU, но эти методы добавляют сложность и накладные расходы.

С точки зрения безопасности, фиксированная компоновка ASIC делает обратную инженерию намного сложнее, чем чтение битового потока FPGA, который иногда может быть захвачен из внешней памяти или датчиков конфигурации. FPGA действительно предлагают механизмы шифрования и аутентификации (например, шифрование битового потока AES), но они требуют тщательного управления ключами. Для самых высоких приложений безопасности - криптографических кошельков, систем защиты - пользовательский кремний часто является обязательным. Кроме того, ASIC могут интегрировать физические функции безопасности, такие как датчики подделки и сетки сетки, легче, чем FPGA.

Длительность поставок является еще одним фактором. У FPGA от крупных производителей есть длительный жизненный цикл (10-15 лет для некоторых семейств Xilinx и Lattice), но ASIC, разработанный на данном технологическом узле, может быть изготовлен до тех пор, пока литейный завод поддерживает узел, часто десятилетия. Дизайнеры промышленных систем управления, которые должны обслуживаться в течение 20 лет, часто выбирают ASIC или блокируют соглашение о покупке в последний раз для выбранного FPGA. Риск устаревания среднего жизненного цикла продукта может привести к дорогостоящим редизайнам, в то время как производство ASIC может быть продолжено с достаточным спросом.

Радиационная толерантность и аэрокосмическая толерантность

В космических приложениях используются FPGA с радиационной закалкой (например, Microchip RTG4), но они дороги и не так надежны, как обычные ASIC. Для миссий с высокой надежностью ASIC часто предпочтительнее, потому что они могут быть разработаны с конкретными методами обработки и компоновки, чтобы выдерживать общую дозу излучения и SEUs. FPGA требуют обширных стратегий смягчения, которые увеличивают мощность и площадь, делая ASIC более эффективными для долговременных полезных нагрузок спутников.

Выбор правильной технологии: рамки решений

Чтобы сделать объективный выбор, сопоставьте свой проект с этими ключевыми осями принятия решений:

1.Объем производства и жизненный цикл

  • Прототипы, малообъемный <10k units), or short lifecycle: FPGA — это выбор по умолчанию. NRE минимален, и премия за единицу приемлема.
  • Среднеобъемный (10-500k) и стабильная спецификация: Исследуйте структурированные ASIC или рассмотрите FPGA с агрессивным ценообразованием. Для многих промышленных и медицинских устройств цена на объем FPGA и избегание ASIC NRE наклоняют шкалу.
  • Высокообъемный (>500k) потребитель или IoT: ASIC становится финансово привлекательным, если функция вряд ли изменится.

2. Ограничения в производительности и мощности

  • Высокие вычисления, низкая задержка, ограниченный бюджет мощности: ASIC имеет преимущество. Ускорители Edge AI, высокоскоростные сетевые коммутаторы и датчики сверхнизкой мощности являются классическими доменами ASIC.
  • Умеренная производительность, мощность управляемы: FPGA с закаленными блоками DSP и CPU может соответствовать многим требованиям среднего уровня без риска ASIC.

3. Гибкость и эволюция стандартов

  • Развивающиеся протоколы (например, 5G, модели ИИ): Всегда склоняйтесь к FPGA или SoC FPGA.
  • Зрелый, стабильный стандарт (например, видеокодер H.264, контроллер CAN): ASIC является естественным решением, поскольку функция не изменится.

4. Бюджет и толерантность к риску

  • Ограниченный авансовый капитал: FPGA устраняет затраты на маскировку и снижает расходы на проверку. Стартапы могут выйти на рынок с коммерческой готовой платой FPGA и позже принять решение о миграции ASIC.
  • Высокий бюджет, продукт с высокой наградой: Если рынок требует наименьшей себестоимости и максимальной производительности, инвестиции ASIC оправданы.

5. Требования к качеству и надежности

  • Чрезвычайная надежность (автомобильная, медицинская, аэрокосмическая): ASIC предлагает проверенную надежность, но альтернативными являются непрочные FPGA.
  • Надежность FPGA достаточна для большинства приложений.

Новые тенденции: eFPGA и интеграция с Chiplet

Индустрия размывает традиционные границы. Встроенный FPGA (eFPGA) IP позволяет дизайнерам интегрировать небольшую программируемую ткань непосредственно в ASIC или SoC. Это дает ASIC степень обновления поля для критических функций, таких как адаптация интерфейса или обновление алгоритма безопасности, сохраняя при этом характеристики производительности и мощности ASIC. Такие компании, как QuickLogic и Achronix предлагают технологию eFPGA, и она все чаще используется в сенсорных концентраторах, сопроцессорах ИИ и сетевых чипах. eFPGA обеспечивает дополнительную гибкость без полной накладной платы за автономный FPGA.

Архитектуры на основе чиплетов, использующие универсальные стандарты соединения чиплетов, такие как UCIe, также открывают новые возможности. Система в упаковке может сочетать в себе ASIC-вычислительный кристалл, FPGA-I/O-образный кристалл и память, предлагая лучшее из обоих миров. Эта гетерогенная интеграция позволяет командам продуктов смешивать и сопоставлять проверенные компоненты, снижая риск снятия ленты и ускоряя графики. Например, сетевой чип может использовать собственный ASIC для пути передачи данных и небольшой FPGA-образный кристалл для программируемой обработки протокола. По мере созревания экосистем чиплетов дихотомия FPGA против ASIC все чаще будет становиться вопросом разделения системы, а не одним монолитным выбором.

eFPGA на практике

В 2024 году несколько стартапов используют eFPGA для создания настраиваемых ускорителей ИИ, которые могут адаптироваться к новым архитектурам нейронных сетей без повторного вращения ASIC. Ткань eFPGA обрабатывает такие операции, как настройка функции активации или динамическая обрезка, в то время как основной вычислительный движок построен из стандартных ячеек. Такой подход снижает риск и продлевает срок полезного использования продукта по сравнению с ASIC с фиксированной функцией.

Реальные сценарии дел

Рассмотрим запуск медицинской визуализации, создающий портативное ультразвуковое устройство. Первые клинические единицы составляют 1000 устройств. Алгоритм формирования луча все еще совершенствуется с обратной связью врачей. Решение на основе FPGA доставляет их в испытания через шесть месяцев, а обновления алгоритмов доставляются через прошивку без изменений аппаратного обеспечения. Стоимость FPGA на единицу составляет 75 долларов США. Если устройство позже найдет рынок 200 000 единиц в год, компания может запустить миграцию ASIC с накопленными данными алгоритма, снизив стоимость блока до 12 долларов США и удвоив срок службы батареи.

И наоборот, фирма по производству бытовой электроники, проектирующая наушник Bluetooth SoC, знает, что стандарты аудиокодека и радио являются стабильными, и продукт будет поставляться в 50 миллионов единиц. С самой ранней блок-схемы единственным рациональным путем является ASIC. Прототипирование на FPGA для функциональной проверки по-прежнему целесообразно, но производственный кремний - это пользовательский чип. В этом случае ASIC NRE амортизируется более десятков миллионов единиц, что делает экономию на единицу огромной.

Другим примером является производитель сетевого оборудования, создающий программируемую плоскость данных для коммутаторов нового поколения. Стандарты протокола еще дорабатываются, и требуются такие функции, как P4-программируемость. Здесь наиболее практичным решением является FPGA или программируемая ASIC со встроенным блоком FPGA. Чип может быть произведен в умеренных объемах (50 тыс. единиц в год), а гибкость для изменения логики обработки пакетов в этой области оправдывает более высокую стоимость за единицу по сравнению с ASIC с фиксированной функцией.

Оригинальное название: Making the Call with Confidence

Решение FPGA против ASIC не является универсальным. Это многовариантная оптимизация, которая уравновешивает инженерные возможности, рыночные сроки, экономику единиц и риск. Начните с четкой, письменной спецификации функциональных требований вашего проекта, прогноза объема, оболочки мощности и бюджета. Затем оцените:

  • Если какой-либо из этих входов является движущейся целью или объем низкий, начните с FPGA.
  • Если входы заморожены, а объем высок, планируйте путь ASIC, но всегда избегайте риска с прототипированием FPGA.

Многие успешные продукты развиваются на обоих этапах: FPGA для раннего выхода на рынок и доказательство концепции, за которым следует снижение затрат на ASIC для массового внедрения.Понимая полный спектр компромиссов, представленных здесь, вы можете выбрать маршрут, который соответствует вашим техническим и бизнес-целям, и уверенно адаптироваться по мере созревания продукта.

Для дальнейшего чтения по конкретным архитектурам FPGA руководство по конфигурации AMD и Справочник по потоку проектирования Intel обеспечивают отличную техническую деталь. Более широкий взгляд на отраслевые компромиссы в области проектирования ASIC можно найти в Сравнительная статья SemiEngineering .