Влияние 3d-интеграции на производительность микропроцессоров и миниатюризацию

Неоднородная интеграция

Одним из самых больших преимуществ 3D-стекинга является возможность сочетать разрозненные технологии - логику на продвинутых узлах, память на оптимизированных узлах, аналоговые чипы, датчики и фотонику - все в одном пакете. Эта концепция, часто называемая гетерогенной интеграцией , позволяет использовать функциональность, подобную системе на чипе, не заставляя все компоненты на один и тот же технологический узел. Например, высокопроизводительный процессор, изготовленный на 3-нм процессе, может быть сложен с DRAM-схемой на более зрелом узле, балансируя стоимость и производительность. Результатом является компактная, высокоширотная система с минимальной энергией перемещения данных.

Прибыль от 3D-интеграции

Преимущества 3D-интеграции наиболее заметны в трех областях: снижение задержки межсоединения, увеличение пропускной способности памяти и возможность интеграции специализированных ускорителей, близких к процессорным ядрам.

Укорочение межсоединений, повышение скорости

Задержка распространения сигнала по проводу пропорциональна его длине и продукту его сопротивления и емкости. В 2D-чипах длинные глобальные провода могут охватывать миллиметры, накладывая существенные задержки и требуя повторителей, которые потребляют мощность и площадь. 3D-интеграция уменьшает критические длины пути, размещая блоки связи в вертикально смежных слоях. Например, расстояние между ядром процессора и его кэшем L2 может сокращаться от нескольких миллиметров до десятков микрометров. Это сокращение напрямую приводит к более низкой задержке и более высоким возможным тактовым частотам. В многоядерных процессорах межкристаллическая связь через 3D-стекинг может сократить задержку более чем вдвое по сравнению с 2D-планарной маршрутизацией, как показано в исследовании, опубликованном в FLT:0 IEEE.

Революция Bandwidth Revolution

Возможно, наиболее поразительный эффект производительности происходит от стекания памяти непосредственно поверх логики. Традиционные интерфейсы памяти — такие как DDR или даже GDDR — ограничены количеством контактов и длиной следов на печатной плате. 3D стекинг позволяет создавать широкие короткие шины с > 10 000 вертикальных соединений между памятью и логикой. Результатом является резкое увеличение пропускной способности памяти. Высокоширотная пропускная способность памяти (HBM), стандарт, построенный на технологии 3D TSV, стек DRAM умирает с базовой логикой, обеспечивая пропускную способность, превышающую 1 ТБ / с на стек. Этот скачок имеет решающее значение для современных процессоров, обрабатывающих данные интенсивной рабочей нагрузки, такой как обучение ИИ, базы данных в памяти и аналитика в реальном времени. Как отмечает Семинализ , 3D-стекленная память теперь занимает центральное место в высокопроизводительных вычислительных дорожных картах.

Включение специализированных ускорителей

3D-интеграция также позволяет тесно сцеплять специализированные ускорители, такие как нейронные процессоры (NPU), графические ядра или криптографические двигатели, непосредственно поверх основного процессора. Эта интеграция снижает накладные расходы на перемещение данных в эти ускорители и из них, повышая энергоэффективность и пропускную способность. В мобильных системах на чипе выделенный ускоритель ИИ, сложенный над комплексом CPU, может выполнять задачи вывода, потребляя только милливатты мощности. Возможность смешивания и сопоставления гибнет от различных литейных заводов, еще больше ускоряет инновации, как видно из конструкций на основе чиплетов от крупных поставщиков.

Миниатюризация в современных устройствах

В то время как повышение производительности захватывает заголовки, роль 3D-интеграции в миниатюризации одинаково преобразует спрос на более мелкие, тонкие и легкие устройства - от смартфонов до носимых устройств и узлов IoT - требует упаковывания большего количества функций в ограниченный охват. 3D-стекинг превосходит это.

Уменьшение отпечатка ног без жертвоприношения функций

В обычной 2D-макете добавление большего количества транзисторов или памяти требует либо увеличения площади кристалла, либо перехода к меньшему узлу. Оба варианта имеют уменьшающуюся отдачу и возрастающие затраты. 3D-интеграция обходит это путем построения вверх. Процессор, который потребует 200 мм2 кристалла в 2D, может быть разделен на две 100 мм2 кристалла, сложенные вертикально, что приводит к одной и той же функциональной области, но гораздо меньшему объему пакета. Это особенно важно в смартфонах, где материнская плата жестко ограничена. Последние флагманские телефоны часто интегрируют 3D-сложенный логический чиплет с отдельным пакетом DRAM, позволяя более тонкие конструкции при сохранении высокой производительности.

Складывание памяти и логики

Одним из наиболее заметных примеров миниатюризации является интеграция мобильной DRAM непосредственно поверх процессора приложения. Этот сложенный пакет, часто называемый пакетом на пакете (PoP), использует логический кристалл внизу и кристалл памяти сверху, с тонким слоем межсоединений (обычно проводные связи или TSV). Хотя PoP не является истинной 3D-интеграцией в смысле TSV, он проложил путь для более продвинутой стекировки. Современные реализации теперь используют 3D-стеки памяти на основе TSV (например, пакеты LPDDR5X с интегрированным контроллером), которые еще больше уменьшают высоту и длину. Результат: производители могут поместить высокопроизводительный 8-ядерный процессор, способный графический процессор, ускорители ИИ и 16 ГБ памяти в пакет размером с ногтем.

Влияние на носимые и встроенные системы

Для носимых устройств, таких как умные часы и беспроводные наушники, важен каждый кубический миллиметр. 3D-интеграция позволяет дизайнерам комбинировать обработку, память, беспроводное подключение и синтез датчиков в уложенном модуле не толще нескольких сотен микрометров. Это позволяет использовать функциональность, которая ранее была невозможна в таких небольших форм-факторах. Например, система мониторинга здоровья медицинского класса теперь может включать в себя микроконтроллер с низким энергопотреблением, встроенную вспышку, аналоговый интерфейс и радио Bluetooth в одном вертикальном стеке, уменьшая как площадь, так и энергопотребление по сравнению с решением с несколькими чипами PCB.

Экономия пространства в дата-центрах

Миниатюризация не только для потребительских устройств. В дата-центрах, где площадь и мощность стоят дорого, 3D-интеграция позволяет использовать более плотные лопасти серверов. При стекинге памяти непосредственно на процессорах можно уменьшить количество слотов DIMM, что позволяет использовать больше процессоров на стойку. Эта тенденция проявляется в высокопроизводительных CPU и GPU-модулях, которые используют 3D-стекинг для интеграции памяти HBM, уменьшая общую площадь платы, необходимую для подсистем памяти. Чистый эффект — более высокая плотность вычислений на ватт на квадратный метр, непосредственно снижая общую стоимость владения.

Ключевые проблемы и термоменеджмент

Несмотря на свои обещания, 3D-интеграция не лишена препятствий. Наиболее значительные технические проблемы связаны с рассеиванием тепла, сложностью производства, стоимостью и тестированием.

Термальный бутылочный горлышок

Когда чипы укладываются, тепло, генерирующее из каждого слоя, должно проходить через промежуточные кремниевые и склеивающие интерфейсы, чтобы достичь теплоотвода. Термическая проводимость типичных склеивающих материалов (таких как недополнитель) плоха, и вертикальный стек создает путь высокого термического сопротивления. Это может привести к горячим точкам, которые ухудшают надежность и ограничивают производительность. Для высокопроизводительных логических стеков обычно поднимается температура на 30–50 ° C выше плоского эквивалента. Инженеры разработали несколько методов смягчения: через кремниевые каналы в качестве тепловых каналов, термические интерфейсные материалы с более высокой проводимостью развернуты между слоями, и исследуются микрожидкие охлаждающие каналы, вытравленные в промежуточные слои. Другой подход заключается в том, чтобы разместить высокопроизводительную логику только на нижней матрице, ближайшей к теплоотводу, в то время как память или менее энергоемкие слои находятся выше. Не

Производственная сложность и доходность

3D-интеграция требует чрезвычайно точного выравнивания и связывания. Перекосы менее микрона могут вызывать электрические сбои или ухудшение производительности. TSV и процессы заполнения должны достигать высоких коэффициентов без пустот, что сложно при узких шагах. Кроме того, истончение пластин требуется для выявления TSV, внося хрупкость. Удобство является основной проблемой: один дефект в любом слое может сломать весь стек, что делает стоимость на хороший штамп выше, чем 2D-альтернативы. Многие производители смягчают это, используя известные хорошие штампы (KGD) и перерабатываемые процессы связывания, но это добавляет стоимость и сложность. Отрасль постепенно улучшает выходы за счет автоматизации и передовой метрологии, но 3D-интеграция остается дороже, чем традиционная упаковка для многих приложений.

Тестирование и надежность

Испытание 3D-стека представляет уникальные проблемы. Диес должен быть протестирован перед стекингом (известный хороший кристалл), но окончательная стекированная сборка требует функциональных тестов, которые могут выполнять все слои одновременно. Обычные пробные карты не могут получить доступ к глубоко погребенным TSV, поэтому дизайнеры должны включать встроенные структуры самотестирования (BIST). Тепловой цикл и механическое напряжение от склеивания также влияют на долгосрочную надежность. Исследования механизмов отказа, таких как микротрещина TSV, деламинация интерфейса и электромиграция, продолжаются. Стандартные организации, такие как SEMI и JCET, разрабатывают руководящие принципы для обеспечения надежности, но поле все еще созревает.

Расчеты расходов

Дополнительные этапы процесса - формирование TSV, истончение пластин, выравнивание, связывание и тестирование - увеличивают затраты на пластины и упаковку в 1,5-3 раза по сравнению с 2D. Для чувствительных к затратам рынков, таких как смартфоны, преимущества часто оправдывают премию. Однако для приложений с меньшим объемом или более низкой маржой стоимость может быть непомерно высокой. Экономия масштаба постепенно снижает затраты, поскольку интеграция 3D становится более распространенной, особенно с ростом HBM и экосистемы чиплетов.

Дорога впереди: новые 3D-технологии

Будущее 3D-интеграции яркое, с несколькими новыми технологиями, готовыми преодолеть текущие ограничения и разблокировать еще большую производительность и плотность.

Гибридные связки по шкале

Гибридное склеивание, в котором используются прямые медно-медные и диэлектрические склеивания без припоя, предлагает лучшие межсоединения с шагом (до шага суб-1 микрон). Эта технология в настоящее время используется в самых высококачественных продуктах, таких как 3D V-Cache AMD, где кэш-диеты L3 емкостью 64 МБ связаны непосредственно с чиплетом процессора. Гибридное склеивание обеспечивает отличную электрическую производительность и устраняет необходимость в микрокачках и недозаполнении. По мере созревания технологии и снижения затрат ожидается, что она станет основной для всех 3D-стеков, обеспечивая экстремальную пропускную способность и плотность.

Монолитная 3D-интеграция

Монолитная 3D (M3D) интеграция последовательно строит транзисторные слои на одной пластине, используя межслойные сквозные (ILV) с на порядок меньшей величиной, чем TSV. Этот подход обещает максимально возможную плотность межсоединений и минимальную толщину слоя, но он требует низкотемпературной обработки, чтобы избежать повреждения базовых транзисторов. Недавние прорывы в низкотемпературном осажденном кремнии (LTPS) и германии (LTG) приближают M3D к коммерческой реальности. В случае успеха M3D может позволить укладку нескольких логических слоев, по существу создавая 3D-чип с плотностью транзистора, сопоставимой с переходом на меньший узел, без проблем фотолитографии.

Интеграция с чиплетом и UCIe

Переход к дизайну на основе чиплетов, где большие процессоры разбиваются на более мелкие кристаллы, естественно, согласуется с 3D-интеграцией. Стандарт Universal Chiplet Interconnect Express (UCIe), поддерживаемый крупными компаниями, определяет физический уровень для связи «от смерти к смерти», включая 3D-укладку. Это стандартизирует интерфейсы, позволяет чиплеты смешанного поставщика и способствует открытой экосистеме. В результате дизайнеры могут смешивать высокопроизводительные логические чиплеты из одного литейного завода с чиплетами памяти из другого, все в 3D-стеке. Этот подход обещает ускорить инновации и снизить затраты за счет повторного использования.

Передовые термальные решения

Исследования в области управления теплом быстро развиваются. Микрофлюидное охлаждение со встроенными каналами в стеке показывает перспективность для удаления >1 кВт/см2. Другой подход использует твердотельные термоэлектрические охладители, интегрированные в интерфейс склеивания. Кроме того, исследуются новые высокотеплопроводящие алмазные или графеновые прослойки. Эти решения в сочетании с улучшенными инструментами проектирования для размещения с тепловой осведомленностью позволят в будущем укладывать компоненты с более высокой мощностью.

Программное обеспечение и инструменты дизайна

Чтобы полностью использовать 3D-интеграцию, должны развиваться инструменты автоматизации электронного проектирования (EDA). Современные инструменты рассматривают 3D-стеки как многомерные системы, но индустрия движется к истинным 3D-инструментам физического проектирования, которые кооптимизируют время, мощность и тепло по слоям. Такие компании, как Cadence и Synopsys, выпустили ранние платформы 3D-IC, которые позволяют дизайнерам планировать размещение TSV и термический анализ одновременно. По мере того, как эти инструменты созревают, проектирование сложных 3D-процессоров станет столь же оптимизированным, как и проектирование 2D-чипов.

Заключение

3D-интеграция уже изменила дизайн микропроцессора, обеспечив существенный рост производительности и миниатюризации. С более короткими межсоединениями, значительно увеличенной пропускной способностью памяти и способностью сближать гетерогенные технологии в компактном пространстве, она стала краеугольным камнем современных высокопроизводительных и мобильных вычислений. В то время как проблемы, связанные с управлением тепловыми потоками, сложностью производства и стоимостью, остаются, текущие инновации в технологиях склеивания, монолитном 3D и передовых тепловых решениях обещают расширить границы. Для инженеров и архитекторов, проектирующих чипы следующего поколения, понимание и охват 3D-интеграции больше не является обязательным - это важно для сохранения конкурентоспособности в отрасли, которая продолжает требовать больше от каждого квадратного миллиметра кремния.