FPGA Renaissance в мобильной инфраструктуре

Беспроводные базовые станции формируют физическую основу современных сотовых сетей, преобразуя высокоскоростные цифровые данные в радиосигналы, которые достигают миллиардов устройств. По мере того, как операторы стремятся развернуть 5G и заложить основу для 6G, архитектурные требования к этим станциям резко изменились. Они должны одновременно обрабатывать массивные многократные входные многократные выходные антенные массивы (MIMO), передовые алгоритмы формирования луча, динамический обмен спектром и сверхнадежную связь с низкой задержкой - все это при сохранении в пределах плотной мощности и стоимости. В этой среде программируемые вентиляционные массивы (FPGA) стали незаменимыми компонентами, не только как инструменты прототипирования, но и как вычислительные ткани производственного уровня, которые могут быть перепрограммированы в полевых условиях для решения развивающихся стандартов.

FPGA — это полупроводниковые устройства, построенные вокруг матрицы настраиваемых логических блоков, программируемых межсоединений и выделенных жестких IP-блоков, таких как срезы цифровой обработки сигналов (DSP), контроллеры памяти и высокоскоростные приемопередатчики. В отличие от специфичных для приложений интегральных схем (ASIC), которые блокируют функциональность на уровне маски, FPGA могут быть переконфигурированы после развертывания, позволяя сетевым операторам обновлять возможности сети радиодоступа (RAN) без замены оборудования. Эта гибкость непосредственно касается самой насущной болевой точки в беспроводной инфраструктуре: длительный жизненный цикл оборудования базовой станции (часто 10-15 лет) по сравнению с быстрой каденцией выпусков 3GPP и региональных регуляторных изменений.

Эволюция обработки базовых станций

От фиксированных до программируемых трубопроводов

Более ранние поколения беспроводных технологий, от 2G GSM до ранних 4G LTE, в значительной степени полагались на цифровые сигнальные процессоры (DSP) и настраиваемые ASIC. DSP предлагали программируемость, но изо всех сил пытались масштабировать пропускную способность для широкополосных сигналов. ASIC обеспечивали чрезвычайную энергоэффективность и производительность для конкретных задач, но не хватало гибкости для включения новых функций, таких как улучшенная координация интерференций между ячейками или варианты агрегации несущих. Производителям базовых станций часто приходилось вращать новые модификации кремния для каждого крупного обновления, что приводило к крутым неповторяющимся инженерным затратам и многолетним циклам проектирования. Переход отрасли к программно-определяемым радиостанциям начался в начале 2000-х годов, но вычислительная плотность, необходимая для ортогонального многократного доступа с частотным разделением 4G LTE (OFDMA) и MIMO подтолкнула DSP к их пределам.

Появление 5G New Radio (NR) разрушило эту модель. Гибкая нумерология, масштабируемый интервал поднесущих и части полосы пропускания ввели уровень динамического управления ресурсами, который ASIC сами по себе не могли экономически покрыть. FPGA заполнили пробел, объединив параллельные возможности обработки, приближающиеся к производительности ASIC, с программной реконфигурацией. Сегодняшние FPGA системы на чипе (SoC) AMD Xilinx Zynq UltraScale + RFSoC и Intel Agilex семейства , интегрируют закаленные ядра процессора ARM вместе с программируемой логикой, размывая линию между процессором и ускорителем и позволяя одному устройству обрабатывать как плоскость управления, так и рабочие нагрузки плоскости данных.

Основные рабочие нагрузки, ускоренные FPGA

Цифровая фронтальная обработка

Цифровой передний конец (DFE) - это то, где необработанный битовый поток встречается с аналоговым миром. Современные DFE-проводники включают снижение коэффициента гребня (CFR), цифровое пре-искажение (DPD) и преобразование скорости дискретизации. Эти алгоритмы являются вычислительно интенсивными и должны работать с детерминированной задержкой. FPGA превосходят здесь, потому что они могут реализовать глубоко трубопроводные параллельные пути передачи данных, которые обрабатывают сотни блоков ресурсов одновременно. Закаленные DSP-двигатели с множителями 18x27, аккумуляторами и логикой обнаружения шаблонов позволяют одному FPGA обрабатывать DFE для нескольких несущих 100 МГц в сжатом во времени режиме, что будет подавлять процессор общего назначения. Например, типичная радиосвязь 5G NR, поддерживающая агрегацию несущих в трех полосах 100 МГц, требует пропускной способности DFE, превышающей 1 Гсп (гига-образцы в секунду) данных I / Q, скорость, которую могут поддерживать только решения на основе FPGA с субмикросекундной задержкой.

Массивные MIMO и лучеобразование

Массивные базовые станции MIMO используют 64, 128 или даже больше элементов антенны для фокусировки энергии на отдельных пользователях. Расчет веса луча должен обновляться каждый слот (так же быстро, как 0,125 мс в 5G NR) на основе информации о состоянии канала. Это требует миллионов сложных умножений матриц в секунду. FPGA обеспечивают необходимый массивный параллелизм: массив DSP-срезов может вычислять несколько векторов луча одновременно, в то время как высокоширотная память (HBM), интегрированная на современных устройствах, питает конвейер без остановки. В развертываниях, таких как массивные MIMO-радиостанции средней полосы (C-диапазона), FPGA часто обрабатывают рулевое управление лучом в реальном времени, выгружая эту задачу из базовой полосы SoC. Расширенные методы формирования луча, такие как гибридное формование луча - объединение аналоговых фазовых сдвигателей с цифровым прекодированием - дополнительно выигрывают от управления FPGA, поскольку цифровая матрица прекодера может динамически обновляться на основе условий канала без изменения оборудования

Кодирование каналов и декодирование

5G ввела коды низкой плотности Parity-Check (LDPC) для каналов данных и полярные коды для каналов управления. Оба семейства кодов требуют итеративных алгоритмов декодирования, которые по своей сути являются параллелизуемыми, но имеют нерегулярные зависимости от данных. FPGA могут реализовывать настраиваемые архитектуры декодера - например, многоуровневое распространение убеждений для LDPC - с компромиссами между пропускной способностью и использованием ресурсов. Поскольку стандарты кодирования могут развиваться (например, новые скорости кодирования или более длинные длины блоков для 6G), кодер канала на основе FPGA может обновляться с помощью программного обеспечения, в отличие от фиксированных ASIC-декодеров, которые устареют. Некоторые процессоры базовой полосы на основе FPGA от таких поставщиков, как Microchip (ранее Microsemi) теперь включают настраиваемые LDPC и ядра Polar codec IP, которые поддерживают все профили кода 3GPP Release 18.

Fronthaul Interface и O-RAN Split Options (недоступная ссылка)

Альянс O-RAN определил функциональные разломы между централизованным блоком (CU), распределенным блоком (DU) и радиоблоком (RU). В разрезе 7-2 DU обрабатывает функции более высокого физического уровня, в то время как RU управляет более низкими PHY и RF. FPGA часто развертываются в RU для мостовой обработки CPRI или eCPRI в режиме реального времени. Их программируемые банки ввода/вывода с многогигабитными приемопередатчиками делают их естественными адаптерами протокола. Когда изменяется стандарт фронтального соединения — например, переход от 10 Гбит/с CPRI к 25 Гбит/с eCPRI — обновление битового потока может перенастроить интерфейс без замены линейных карт. Спецификация O-RAN также поощряет использование ускорителей на основе FPGA для разреза «Pre-FFT», где формирование луча и картирование антенны выполняются в RU, что дополнительно снижает требования к пропускной способности фронтального канала.

FPGA vs. ASIC vs. GPU: сбалансированный торговый баланс

Заманчиво рассматривать FPGA и ASIC как взаимоисключающие пути, но реальность в беспроводной инфраструктуре более тонкая. ASIC обеспечивают лучшую энергоэффективность и стоимость единицы в чрезвычайно больших объемах, что делает их предпочтительным выбором для зрелых, стабильных функций, таких как обработка FFT / IFFT в фиксированных формах волн. FPGA, с другой стороны, обеспечивают гибкость дизайна и преимущества времени на рынке, которые имеют решающее значение на начальных этапах нового стандарта, такого как 5G-Advanced или 6G. В эти ранние годы, когда спецификации все еще дорабатываются и программные исправления являются частыми, FPGA позволяют операторам развертывать сети и получать опыт работы, в то время как ASIC-дизайн оптимизирован для последующего массового производства. Этот гибридный подход уже виден в основных OEM-картах: ранние поставки 5G используют исключительно FPGA, в то время как более поздние аппаратные поколения интегрируют пользовательские ASIC вместе с ускорителями на основе FPGA для функций, которые остаются волатильными.

Графические процессоры (GPU) также вошли в разговор RAN, особенно для вывода AI / ML и некоторой обработки уровня 1. Однако GPU оптимизированы для ориентированных на пропускную способность, пакетных вычислений, а не для детерминированных, низкочастотных трубопроводов, необходимых в беспроводной базовой полосе. FPGA могут достигать субмикросекундной задержки с последовательным джиттером, что важно для формирования луча замкнутого цикла и гибридного автоматического повторного запроса (HARQ) синхронизации. Многие поставщики базовых станций теперь используют смешанную архитектуру: SoC FPGA (со встроенными жесткими процессорами) обрабатывает управление физическим уровнем и адаптивные алгоритмы, в то время как сопутствующие ASIC или пользовательские цифровые логические блоки управляют повторяющимися, объемными задачами, такими как ускорение шифрования. ASIC могут быть изготовлены для самых стабильных частей трубопровода, когда объемы вскакивают в сотни тысяч единиц, но FPGA остается в качестве динамического сопроцессора, который может поглощать новые функции, введенные 3GPP Release 18

O-RAN и виртуализированная RAN-эволюция

Виртуализированный RAN (vRAN) направлен на отделение программного обеспечения от проприетарного оборудования, запуска функций базовой полосы на серверах общего назначения. FPGA играют парадоксальную, но ключевую роль в этой трансформации. С одной стороны, vRAN переносит обработку на x86 или серверы на базе Arm с аппаратными ускорителями; с другой стороны, не все задачи могут быть эффективно обработаны процессорами или графическими процессорами. Операции Latency-sensitive Layer 1, такие как быстрые преобразования Фурье и MIMO-предварительное кодирование, по-прежнему выигрывают от встроенных карт ускорения на основе FPGA. Такие компании, как Intel, предлагают карты ускорения на основе FPGA N3000 специально для рабочих нагрузок 5G vRAN, в то время как другие поставщики предоставляют SmartNIC на основе FPGA, которые загружают обработку пакетов eCPRI. Эти ускорители находятся в слоте PCIe стандартного сервера и обеспечивают детерминированную обработку с низкой задержкой, которую не могут гарантировать обычные серверные процессоры. Проект Open Compute также опубликовал спецификации для карт ускорителей F

Спецификации O-RAN Alliance стандартизируют интерфейсы между ускорителем и распределенным блоком, что привело к процветающей экосистеме, где сторонние карты ускорителя FPGA могут быть смешанными и сопоставлены с различными стеками программного обеспечения DU. Эта совместимость уменьшает блокировку поставщиков и поощряет инновации, при этом битовые потоки FPGA по существу становятся формой мягкого оборудования, которое контролируется версией и развертывается вместе с функциями контейнерной сети. Уровень ускорения O-RAN дополнительно упрощает интеграцию, абстрагируя физические детали ускорителя от программного обеспечения DU, позволяя одной кодовой базе DU поддерживать несколько карт FPGA от разных поставщиков с минимальными изменениями.

Эффективность энергии и термоменеджмент

Базовые станции часто развернуты в удаленных местах, где доступность питания ограничена и охлаждение пассивно. Исторически FPGA считались менее энергоэффективными, чем ASIC для высокопроизводительных вычислений. Однако современные FPGA-процессы (7 нм и 5 нм узлы) в сочетании с передовыми методами управления мощностью значительно закрыли этот разрыв. Устройства теперь имеют несколько островов мощности, динамическое напряжение и частотное масштабирование (DVFS), а также возможность частично перенастраивать только логические блоки, необходимые в любой данный момент. Например, FPGA, которая обрабатывает как 4G, так и 5G-режимы, может приводить в действие неиспользуемые блоки обработки 4G в непиковые часы, снижая статическое потребление энергии. Кроме того, мелкозернистые часы, бьющие на уровне логического блока, позволяют осуществлять гранулированное управление мощностью, которое ранее было возможно только в ASIC.

Более того, интеграция жестких IP-блоков - ядер ARM, контроллеров памяти, передовых двигателей коррекции ошибок и даже аналого-цифровых преобразователей (ADC) и цифровых аналоговых преобразователей (DAC) на устройствах RFSoC - устраняет энергоемкие интерфейсы от чипа до чипа, которые преследовали более ранние проекты. Одно монолитное устройство может резко сократить общее пространство платы, счет материалов и мощность системы. Согласно опубликованным тестам AMD Xilinx, их RFSoC может снизить энергопотребление до 50% по сравнению с дискретными реализациями для типичного массивного MIMO-радиоблока 64T64R. Хотя эти цифры варьируются в зависимости от развертывания, тенденция ясна: FPGA больше не являются энергоэффективной альтернативой, а скорее конкурентным активатором целей зеленых сетей. Тепловое управление также выигрывает от способности FPGA дроссельной производительности в термоограниченных средах, функция, используемая в наружных небольших ячейках.

Сценарии развертывания в реальном мире

Ведущие поставщики инфраструктуры включили FPGA в несколько поколений сетей. На ранних стадиях 5G Ericsson и Nokia использовали аппаратное обеспечение на основе FPGA для проверки формирования луча и взаимодействия с существующим оборудованием LTE. Маленькие ячейки Samsung 5G mmWave полагались на FPGA для обработки чрезвычайно широкой полосы пропускания (800 МГц и выше) для обработки, необходимой в полосах 28 ГГц и 39 ГГц, где пользовательский риск ASIC был слишком высок для такого зарождающегося спектра. Даже сейчас, когда пользовательский кремний становится более распространенным для RU, FPGA сохраняют прочную опору в DU и CU для невременной обработки и ускорения протокола. Например, VIAVI Solutions использует FPGA в своем переднем испытательном оборудовании для эмуляции различных O-RAN-разрывов.

Частные сети 5G, которые обслуживают заводы, порты и шахты, также получают выгоду от программируемости FPGA, поскольку эти развертывания часто требуют настраиваемых форм волн или интеграции с устаревшими промышленными протоколами, такими как PROFINET или EtherCAT. Одна FPGA может соединить сотовую сеть и операционную технологическую сеть, выполняя преобразование протокола на аппаратной скорости без дополнительных коробок. Например, такие поставщики, как Microchip, предлагают устройства на основе FPGA SmartFusion2, адаптированные для промышленных шлюзов 5G, что позволяет конвергенцию ИТ и OT сетей в одном, реконфигурируемом чипе.

Сложность программирования и зрелость экосистем

Одним из препятствий для более широкого внедрения FPGA в беспроводной сети была крутая кривая обучения, связанная с языками описания аппаратного обеспечения (VHDL / Verigo) и длительным временем компиляции для сложных конструкций. Это быстро меняется. Инструменты синтеза высокого уровня (HLS) позволяют инженерам кодировать в C / C++ и синтезировать его для оптимизации RTL, резко сокращая время разработки. Растущая экосистема лицензируемых IP-ядер - включая опорные цепи физического уровня 5G NR, кодеки LDPC и Polar и двигатели FFT - означает, что разработчику базовой станции больше не нужно начинать с нуля. Поставщики предоставляют предварительно проверенные, подключаемые и воспроизводимые IP-блоки, которые соответствуют спецификациям 3GPP, ускоряя интеграцию. Унифицированная программная платформа Vitis от AMD Xilinx и один инструментарий Intel для AAPI дополнительно абстрагируют аппаратное обеспечение, позволяя разработчикам программного обеспечения вносить свой вклад в ускорение FPGA без глубокого аппаратного опыта.

Кроме того, современные платформы разработки FPGA включают в себя непрерывную интеграцию / непрерывную доставку (CI / CD), которые согласуются с практиками DevOps, используемыми в облачном программном обеспечении RAN. Обновление битового потока может быть протестировано в среде цифровых двойников и перенесено на живую базовую станцию с частичной реконфигурацией с нулевым временем простоя, отражая модель обновления программного обеспечения ИТ-инфраструктуры. Такие компании, как NI (теперь часть Emerson), используют FPGA в своем испытательном оборудовании для соответствия 5G, иллюстрируя зрелость экосистемы. Доступность инструментов с открытым исходным кодом, таких как Yosys и SymbiFlow, также способствует более широкому сообществу разработчиков, изучающих приложения FPGA в беспроводной связи.

Безопасность и соображения цепочки поставок

Беспроводные базовые станции являются критически важной национальной инфраструктурой, поэтому безопасность имеет первостепенное значение. FPGA предлагают уникальное преимущество в области безопасности: аппаратная функциональность не является постоянно выгравированной. Если уязвимость обнаружена в конкретной функции ускорителя, битовый патч может исправить ее, не требуя физического отзыва. Кроме того, поскольку конфигурации FPGA могут быть зашифрованы и аутентифицированы с использованием встроенных двигателей AES и HMAC, риск вредоносного вмешательства в битовый поток значительно снижается. Некоторые семейства FPGA поддерживают корень доверия, который проверяет целостность каждого слоя от загрузчика до логики приложений. Сюиту коммерческого алгоритма национальной безопасности Агентства национальной безопасности США (CNSA) теперь поддерживается ведущими поставщиками FPGA, что делает эти устройства подходящими для классифицированных сетей.

Риски цепочки поставок также смягчаются программируемостью FPGA: операторы могут запускать устройства от нескольких поставщиков и загружать один и тот же битовый поток на различные аппаратные платформы при условии, что они придерживаются общих стандартов IP-ядра. Это особенно важно, поскольку геополитическая напряженность влияет на доступность полупроводников. FPGA также позволяют обновлять криптографические ключи в полевых условиях, обеспечивая соблюдение развивающихся стандартов шифрования без замены оборудования.

Путь к 6G

По мере ускорения исследований 6G требования к аппаратному обеспечению базовых станций будут усиливаться. Такие технологии, как под-THz-коммуникации, перенастраиваемые интеллектуальные поверхности и воздушные интерфейсы, основанные на ИИ, будут вводить проблемы обработки сигналов, которые, вероятно, потребуют адаптивного оборудования. FPGA, особенно те, которые улучшены с помощью интегрированных двигателей ИИ, таких как AMD Xilinx Versal ACAP (Adaptive Compute Acceleration Platform), которая сочетает в себе ткань FPGA с векторными процессорами и двигателями ИИ, позиционируются как основополагающее оборудование для инноваций 6G. Эти устройства могут выполнять вывод нейронной сети в реальном времени для оценки канала или планирования при одновременной обработке обычных рабочих нагрузок обработки сигналов, все на одном устройстве.

Кроме того, сохранится тенденция к открытости и дезагрегации RAN. FPGA позволяют создать многовендорную экосистему, в которой различные карты ускорителей могут быть подключены к общей платформе и заменены по мере развития потребностей. Эта модель уже тестируется в открытых центрах тестирования и интеграции O-RAN Alliance. Ожидается, что 6G представит собственный AI / ML в RAN, о чем свидетельствуют ранние предложения Международного союза электросвязи (ITU) , возможность обновления моделей вывода и обработки без замены оборудования станет не только преимуществом, но и необходимостью. Кроме того, структура ITU «IMT-2030» подчеркивает энергоэффективность и устойчивость, области, где адаптивное оборудование на основе FPGA может динамически отменять производительность против потребления энергии.

Экономические и операционные выгоды

С точки зрения общей стоимости владения решения на основе FPGA могут снизить капитальные затраты, устраняя необходимость в нескольких однофункциональных коробках и развертываниях для будущей защиты. Базовая станция, которая полагается на FPGA для своего ускорителя уровня 1, может поддерживать новые функции, такие как 5G-Advanced Reduced Capability (RedCap) или улучшенное позиционирование, просто посредством обновления программного обеспечения, расширяя полезность уже установленного оборудования. Операционные расходы также снижаются, потому что меньше посещений сайта необходимо для модернизации оборудования, а общая программно-определяемая инфраструктура упрощает управление сетью и устранение неполадок. Исследование отраслевых аналитиков Mobile Experts показало, что RU на основе FPGA может сэкономить до 30% в общей стоимости владения в течение 10-летнего развертывания по сравнению с фиксированными единицами на основе ASIC, в значительной степени из-за снижения оттока оборудования.

Для развивающихся рынков и сельских районов, где модели трафика могут резко отличаться, а распределение спектра может меняться, радиостанция на основе FPGA может адаптироваться к нестандартным полосам пропускания или переплетению шаблонов, не требуя специального вращения чипа. Эта адаптивность может преодолеть цифровой разрыв быстрее, чем ожидание специально созданных ASIC, адаптированных к уникальному спектральному плану каждого региона. Операторы в этих регионах могут развернуть единую аппаратную платформу, которая позже перенастраивается для поддержки новых частотных диапазонов или региональных вариантов через обновления потокового потока по воздуху.

Оригинальное название: The Invisible Chameleon of the RAN

FPGA играют ключевую роль в беспроводных базовых станциях следующего поколения, действуя как двигатели, меняющие форму, которые сочетают в себе производительность необработанного оборудования с гибкостью программного обеспечения. Они не являются панацеей - они требуют специальных навыков проектирования и несут более высокие затраты на единицу в экстремальных масштабах - но их уникальная ценность в быстро меняющемся ландшафте 5G и будущих сетей неоспорима. Благодаря возможности реконфигурации в реальном времени они сокращают инновационные циклы, снижают устаревание инфраструктуры и поддерживают открытые, дезагрегированные архитектуры, которые определят эпоху 6G. Поскольку беспроводные сети развиваются из простых соединительных труб в интеллектуальные адаптивные платформы, FPGA будет продолжать работать за кулисами, бесшумно перепрограммируя себя для удовлетворения потребностей завтрашнего использования.