Поскольку полупроводниковая промышленность неустанно преследует все меньшие размеры транзисторов в соответствии с Законом Мура, ранее незначительный квантово-механический эффект стал доминирующим фактором в производительности и надежности устройства. Квантовое туннелирование, явление, когда частицы проходят через энергетические барьеры, которые были бы запрещены классической физикой, теперь управляет токами утечки, потреблением энергии и фундаментальными ограничениями миниатюризации. Понимание и управление туннелированием имеет важное значение для проектирования следующего поколения ультрамасштабируемых логических и запоминающих устройств. В этой статье исследуется физика квантового туннелирования в полупроводниковых устройствах, его глубокое влияние на работу и стратегии, которые инженеры используют для смягчения его неблагоприятных эффектов, используя его потенциал для новых технологий.

Физика квантового туннелирования

Квантовое туннелирование возникает из дуальности волн-частиц материи. В классической механике электрон с энергией E, сталкивающийся с потенциальным барьером высоты V0E, не может пересечь барьер; он отражается. Однако в квантовой сфере электрон описывается волновой функцией, которая распространяется на и через барьер. Существует конечная вероятность того, что электрон появится с другой стороны, эффективно прокладывая туннель. Вероятность туннелирования уменьшается экспоненциально с шириной барьера и с квадратным корнем продукта высоты барьера и эффективной массы электрона. Эта экспоненциальная чувствительность означает, что даже небольшие сокращения толщины оксида затвора или длины канала резко увеличивают туннельные токи.

Математическая основа туннелирования в полупроводниковых устройствах часто описывается с помощью приближения Вентцеля-Крамерса-Бриллуина (WKB). Для одномерного прямоугольного барьера коэффициент передачи T приблизительно:

T ≈ exp( -2* ⁇ √(2m*(V(x)-E))/ħ dx )

где m* - эффективная масса, V(x) - потенциальный профиль, ħ - уменьшенная постоянная Планка. Эта взаимосвязь подчеркивает, почему диэлектрики с высоким К и более толстые физические оксиды могут подавлять туннелирование: они увеличивают эффективную высоту и ширину барьера. Реальность в ультрамасштабируемых устройствах более сложна из-за изгиба полосы, квантования в канале и многомерных эффектов, но основной принцип остается: туннелирование - экспоненциальная функция масштабирования.

Исторический контекст

Квантовое туннелирование впервые наблюдалось в 1920-х годах в контексте альфа-распада и было позже применено к полупроводниковым соединениям в туннельном диоде (Лео Эсаки, 1957 г.). Поскольку размеры транзисторов сократились ниже 100 нм в конце 1990-х годов, туннелирование оксида затвора стало серьезной проблемой. Международная технологическая дорожная карта для полупроводников (ITRS) неоднократно идентифицировала туннелирование как ключевой ограничитель для масштабирования. Сегодня, с длиной затвора ниже 10 нм, туннелирование через затвор диэлектрика и между источником и стоком стало основной проблемой как для логики, так и для технологий памяти.

Влияние на ультрамасштабируемые полупроводниковые устройства

Квантовое туннелирование влияет практически на все аспекты современной работы транзистора, от статического энергопотребления до динамических характеристик. Ниже мы рассмотрим наиболее критические воздействия.

Ворота Oxide Tunneling и Leakage Currents

В традиционных плоских MOSFET толщина затвора (диоксид кремния) была агрессивно масштабирована для улучшения управления затвором и тока привода. Однако ниже примерно 2 нм прямое туннелирование через оксид становится значительным. Этот ток утечки затвора течет даже тогда, когда транзистор должен быть выключен, увеличивая рассеивание статической мощности. В продвинутых узлах используются диэлектрики с высокой К (например, HfO 2 ) с более толстым физическим слоем, но эквивалентная электрическая толщина, чтобы уменьшить туннелирование затвора. Туннель источника к дренажу — где электроны туннель непосредственно от источника к сливу через канал — становится серьезной проблемой в чрезвычайно коротких каналах (под 10 нм). Эта утечка ухудшает отношение тока включения / выключения и снижает коэффициент усиления напряжения логических затворов.

Токи утечки, обусловленные туннелированием, не ограничиваются логическими транзисторами. В флеш-памяти слои хранения заряда полагаются на туннелирование для операций программы/эраза, но нежелательная утечка может вызвать потерю удержания. В DRAM туннелирование через диэлектрик конденсатора может увеличить частоту обновления и энергопотребление.

Эффекты короткого канала и ухудшение производительности

Туннелирование усугубляет эффекты короткоканального (SCE), в частности снижения дренажного барьера (DIBL) и скатывания порогового напряжения. В коротком канале потенциал дренажа может понижать барьер источника-канала, позволяя вводить носители даже при напряжении затвора ниже порогового. Это явление усиливается туннелированием от источника к стволу, что обеспечивает дополнительный путь утечки, независимый от управления затвором. В результате подпороговый качель транзистора (напряжение, необходимое для изменения тока дренажа в 10 раз) увеличивается выше идеального предела 60 мВ/десятилетие, что затрудняет выключение устройства. Это напрямую ограничивает снижение напряжения питания и, следовательно, динамическое потребление энергии.

Потребление энергии и тепловое управление

При туннельном токе утечки статический компонент мощности стал сопоставим с динамической мощностью в продвинутых узлах. Для высокопроизводительных процессоров мощность утечки может составлять 30-50% от общей мощности чипа. Это отработанное тепло должно рассеиваться, повышая пределы тепловой мощности (TDP) и затраты на охлаждение. В мобильных и IoT-устройствах время автономной работы напрямую влияет. Для смягчения этого дизайнеры используют такие методы, как , захват мощности (используя спящие транзисторы для отключения холостых блоков) и многопороговые CMOS (используя высоковольтные транзисторы для путей с низким утечкой). Однако эти решения добавляют сложность и площадь.

Проблемы надежности

Туннелирование способствует нескольким механизмам износа. Биас температурной нестабильности (BTI) — как отрицательная (NBTI), так и положительная (PBTI) — ускоряется туннелированием горячих носителей в затвор диэлектрика, создавая ловушки, которые сдвигают пороговое напряжение с течением времени. Зависимый от времени диэлектрический пробой (TDDB) является результатом кумулятивного образования дефектов в оксиде, в конечном итоге приводя к проводящему пути. По мере того, как толщина оксида уменьшается до нескольких нанометров, электрическое поле через диэлектрик увеличивается, повышая вероятность разрушения, позволяя транспортировку переносчика, который вытесняет атомы металла в межсоединениях. Управление этими проблемами надежности требует тщательного проектирования полей и продвинутого управления процессом.

Инженерные стратегии для смягчения туннельного эффекта

Вместо того, чтобы принять ограничения, налагаемые туннелированием, полупроводниковая промышленность разработала богатый набор материалов, архитектур устройств и методов проектирования для подавления его нежелательных последствий.

Материальные инновации

Наиболее прямой подход к снижению туннелирования заключается в увеличении эффективной высоты и ширины барьера. Высоко-κ диэлектрики (например, диоксид гафния, HfO2) имеют диэлектрическую постоянную в 4-5 раз выше, чем SiO2, что позволяет физически более толстому диэлектрику затвора при сохранении той же емкости (], что позволяет поддерживать туннелирование затвора. Кроме того, металлические затворы (например, TiN, TaN) заменяют поли-кремний для устранения эффектов поли-истощения и дальнейшего улучшения управления затвором. В канале материалы с более высокой эффективной массой для носителей — такие как силикон-германий (SiGe) в устройствах p-канала — могут подавлять туннелирование от источника к дренажу,

Другим материальным рубежом является введение 2D материалов, таких как графен и дихалькогениды переходных металлов (например, MoS2. Их атомарно тонкая природа представляет собой новый набор задач и возможностей туннелирования. Например, MoS2 имеет прямой разрыв в полосе и умеренную эффективную массу, потенциально позволяя осуществлять окончательное масштабирование канала с уменьшенными короткоканальными эффектами. Однако контактное сопротивление и затворная диэлектрическая интеграция остаются грозными препятствиями.

Архитектура устройств меняется

Возможно, наиболее успешной стратегией смягчения был переход от плоских транзисторов к трехмерным архитектурам. FinFETs, введенный на узле 22 нм, окружает канал с трех сторон воротами, обеспечивая лучшее электростатическое управление и уменьшая утечку источника-дождя. Геометрия тонкого плавника также ограничивает поперечное сечение, доступное для туннельных путей. Gate-all-around (GAA) FETs, также называемое нанопроводными или нанолистными транзисторами, расширяет эту концепцию, полностью обертывая ворота вокруг канала. Устройства GAA обеспечивают лучший контроль короткоканальных эффектов и могут уменьшить пороговые колебания вблизи предела 60 мВ/десятилетие. Однако даже эти архитектуры в конечном итоге столкнутся с ограничениями туннелирования на узлах суб-5 нм. Технология Silicon

Методы проектирования и проектирования

На уровне схемы дизайнеры используют различные методы. Halo doping (карманные имплантаты) создает более высокую концентрацию допинга вблизи источника и стока, уменьшая ширину барьера на краях и, таким образом, подавляя туннелирование от источника к дренажу. Строительная конструкция в канале изменяет структуру полосы для увеличения массы носителя в направлении транспорта, что снижает вероятность туннелирования. Дополнительно, тщательное оксидное масштабирование с помощью диэлектриков высокого ка и ]интерфейсное проектирование (например, формирование тонкого SiO2 межфазный слой ниже HfO2 может уменьшить туннелирование с помощью ловушки. и проблемы удержания из-

Beyond Suppression: Harnessing Tunneling для новых устройств

Хотя туннелирование часто рассматривается как ограничивающий фактор, оно также позволяет использовать несколько перспективных концепций новых устройств, которые могут расширить Закон Мура или предложить совершенно новую функциональность.

Транзисторы полевых эффектов туннеля (TFET)

TFET используют туннелирование по полосе-диапазону вместо термионного излучения для переключения. Поскольку туннелирование является резким энергетическим фильтром, TFET могут достигать подпороговых колебаний ниже 60 мВ/десятилетие при комнатной температуре, что потенциально позволяет работать с ультранизким напряжением. Задача заключается в достижении высокого тока при сохранении крутого подпорогового наклона. TFET используют закрытые p-i-n переходы с гетероструктурами (например, Si-SiGe, материалы III-V) для повышения вероятности туннелирования. Исследователи продемонстрировали TFET с под-60 мВ/десятилетними наклонами, но текущий привод остается ниже, чем обычные CMOS. Если эти препятствия можно преодолеть, TFET могут использоваться в логике сверхнизкой мощности и приложениях датчиков.

Негативные ПЭТ (NC-FET)

Другое возникающее устройство использует сегнетоэлектрический материал в стеке ворот, создавая отрицательный эффект емкости, который усиливает поверхностный потенциал. Это может уменьшить подпороговый качели ниже 60 мВ/десятилетие, не полагаясь на туннелирование для переключения. Однако сам сегнетоэлектрический слой может подвергаться утечке туннелирования, если он слишком тонкий. NC-FETs являются быстро развивающейся областью, с потенциалом для расширения масштабирования CMOS еще на несколько поколений.

Квантовая точка и одноэлектронные транзисторы

На предельном пределе масштабирования квантовые точки — острова размером с нанометр — могут захватывать одиночные электроны, позволяя транзисторам работать с несколькими электронами. Туннелирование — это механизм, с помощью которого электроны входят и выходят из точки. Эти устройства чрезвычайно чувствительны и могут использоваться для сверхплотной памяти или квантовой логики. Однако они требуют криогенной работы для подавления тепловых флуктуаций, ограничивая их текущую практичность. Одноэлектронные транзисторы (SET) аналогично ограничены в применении.

Использование туннелирования в технологиях памяти

Флэш-память является классическим примером использования туннелирования: электроны туннелируют через тонкий оксид для хранения заряда в плавающих воротах.По мере продолжения масштабирования туннелирование используется в 3D NAND архитектурах, где слои ловушки заряда и каналы полисиликана заменяют традиционные плавающие ворота. Туннелирование также лежит в основе резистивной памяти случайного доступа (RRAM) и проводящей мостовой RAM (CBRAM), где образование и разрыв проводящих нитей включают квантово-механические процессы. Эти возникающие воспоминания полагаются на контролируемое туннелирование для достижения маломощного, высокоскоростного переключения.

Будущие перспективы и дорога вперед

Полупроводниковая промышленность приближается к фундаментальным физическим пределам, где доминирует квантовое туннелирование. 2 нм и 1,4 нм узлы, которые в настоящее время разрабатываются (ожидается около 2025-2030 годов), вероятно, будут использовать архитектуры GAA с нанолистами или вилками. Гетерогенная интеграция различных материалов канала (например, Si для n-типа, SiGe или Ge для p-типа) может оптимизировать баланс между мобильностью и туннелированием. Помимо этого, дополнительные FET (CFET) стек n- и p-тип устройства вертикально, еще больше уменьшая площадь, но вводя новые пути туннелирования через тонкие межустройства.

На фронте материалов 2D полупроводники , такие как монослой MoS2, предлагают максимальную тонкость канала (≈0,65 нм), что резко снижает эффекты короткого канала, но они также сталкиваются с серьезным туннелированием при контактах и через затворные диэлектрики. Интеграция диэлектриков с высоким κ на 2D-материалах остается серьезной исследовательской задачей. Между тем, углеродные нанотрубки демонстрируют отличные транспортные свойства и могут быть масштабированы до суб-10 нм каналов с минимальным туннелированием из-за их 1D-природы и широкого разрыва, но производственные трудности (размещение, контроль хиральности) препятствуют коммерциализации.

Роль туннелирования в надежности станет еще более важной, поскольку устройства приближаются к атомным размерам. Например, при 3 нм узле оксид затвора может иметь толщину всего от трех до четырех атомных слоев, что делает его уязвимым для стохастических событий разрушения. Для обеспечения приемлемого выхода и срока службы потребуется вероятностное моделирование дефектов, вызванных туннелированием.

Можно также ожидать, что туннелирование будет играть двойную роль в квантовых вычислениях. Полупроводниковые спиновые кубиты, например, используют квантовые точки, где туннелирование между точками опосредует обменные взаимодействия. Сокращение нежелательного туннелирования в окружающую среду (декогеренция) имеет решающее значение для точности кубита. Таким образом, то же явление, которое ограничивает классические вычисления, может позволить его преемнику.

Таким образом, квантовое туннелирование больше не является теоретическим любопытством; это доминирующее физическое ограничение в ультрамасштабируемых полупроводниковых устройствах. Благодаря гениальной материаловедению, проектированию устройств и контурному проектированию, промышленности до сих пор удалось держать туннелирование под контролем, позволяя экспоненциальному масштабированию продолжаться в течение десятилетий. Следующее поколение устройств потребует еще более агрессивных стратегий смягчения - и готовности принять туннелирование как инструмент, а не просто ограничение. По мере приближения транзисторов к атомному масштабу глубокое понимание квантовой механики становится столь же важным, как точность производства.

Для дальнейшего чтения следующие ресурсы обеспечивают подробное обсуждение туннелирования в полупроводниковых устройствах: