Влияние технологии Cmos на развитие компактных приложений

Аналого-цифровой интерфейс в цифровом мире

Быстрая оцифровка современных систем, от телекоммуникаций 5G и автономных транспортных средств до носимых медицинских устройств и промышленных датчиков, предъявляет чрезвычайные требования к интерфейсу между аналоговым физическим миром и цифровыми процессорами. Аналоговый цифровой преобразователь (ADC) служит этим критическим мостом, и его производительность напрямую диктует общую точность системы, энергоэффективность и размер. За последние два десятилетия одна полупроводниковая технология стала доминировать в проектировании и производстве этих основных компонентов: комплементарный металлооксидо-полупроводник (CMOS).

Технология CMOS обеспечивает базовый слой, на котором построены миллиарды транзисторов, что позволяет создавать очень сложные интегральные схемы. Для дизайнеров ADC непрерывное масштабирование узлов процесса CMOS разблокировало возможности, которые когда-то были невозможны. Это позволило интегрировать полные системы смешанного сигнала на одном чипе, сократить пространство на плате и стоимость системы при одновременном улучшении производительности. В этой статье рассматриваются конкретные способы, которыми технология CMOS повлияла на разработку компактных ADC, изучение архитектурных сдвигов, компромиссов производительности и будущих тенденций, которые определяют эту область.

Основополагающая роль CMOS в системах смешанного сигнала

Чтобы понять влияние КМОП на развитие АЦП, необходимо пересмотреть основные характеристики технологии. В схемах КМОП используются комплементарные пары транзисторов с полевым эффектом p-типа и n-типа металл-оксид-полупроводник (MOSFETs). В отличие от биполярных транзисторов с переходом (BJTs), затворы КМОП потребляют очень мало статической мощности, что делает их идеальными для устройств с батарейным питанием. Возможность упаковывать экспоненциально увеличивающееся число транзисторов на один штамп, следующий Закону Мура, позволила создать сложную цифровую коррекцию, калибровку и фильтрующую логику, которая непосредственно поддерживает аналоговое преобразование.

Переход от чисто аналогового АЦП к аналоговому дизайну с цифровым управлением является прямым результатом масштабирования CMOS. В старых технологических узлах прецизионные аналоговые компоненты требовали большой геометрии и тщательной компоновки. В современных глубоко-субмикронных узлах необработанная аналоговая производительность одного транзистора деградировала. Однако скорость и плотность цифровой логики увеличились экспоненциально. Этот дисбаланс заставил сместить парадигму: дизайнеры теперь используют обширную цифровую логику для калибровки аналоговых несовершенств, компромисс, который является жизнеспособным только из-за низкой площади и мощности цифровых схем CMOS.

Основные преимущества CMOS для реализации компактных ADC

Миниатюризация и интеграция систем на чипе

Наиболее очевидным преимуществом технологии CMOS является возможность уменьшения размеров функций. Там, где в 1990-х годах для автономного ADC мог использоваться процесс 0,5 мкм, современные ADC построены на 28 нм, 16 нм или даже 7 нм узлах. Это масштабирование позволяет аналоговому ядру сокращаться, но его основным преимуществом является интеграция ADC с огромными цифровыми двигателями. Современная система на чипе (SoC) содержит несколько ADC, встроенных вместе с процессором, графическим процессором и контроллером памяти. Эта интеграция устраняет внешнюю маршрутизацию, снижает паразитную емкость и резко сокращает общий след электронного продукта.

Эффективность электроэнергии и энергосдержанная операция

Потребление энергии является основным конструктивным ограничением для портативной электроники. Технология CMOS предлагает неотъемлемые преимущества в этой области. Динамические шкалы потребления энергии с квадратом напряжения питания. Поскольку узлы CMOS мигрировали с 5 В до 0,9 В и ниже, энергия, необходимая для выполнения преобразования, снизилась. Передовые методы, такие как работа подпороговой, забивание мощности и динамическое масштабирование напряжения, позволяют ADC эффективно работать в широком диапазоне частот выборки. Это важно для датчиков Интернета вещей (IoT), которые должны работать в течение многих лет на небольшой батарее монетного элемента.

Использование более высоких эксплуатационных скоростей

По мере уменьшения длины затворов CMOS увеличивается частота транзита (fT) транзисторов. Это позволяет быстрее переключаться в пределах ADC. Для таких архитектур, как последовательный регистр приближения (SAR) ADC, более быстрый компаратор и логическая петля напрямую переводит на более высокие скорости отбора проб. В прошлом высокоскоростные ADC часто строились с использованием процессов кремний-германий (SiGe) или арсенид галлия (GaAs). Сегодня передовые узлы CMOS закрыли зазор, что позволило использовать многогигазампле-пер-секундные (GSPS) преобразователи в стандартном цифровом процессе, что снижает стоимость и упрощает интеграцию с цифровыми бэкэндами.

Экономическая масштабируемость и зрелость производства

Глобальная полупроводниковая промышленность инвестировала триллионы долларов в производственные мощности CMOS. Эта зрелая инфраструктура предоставляет дизайнерам ADC доступ к высокодоходному, недорогому производству. Поскольку процессы CMOS используются для создания всего, от микропроцессоров до микросхем памяти, стоимость на вафер распределена по огромным объемам. Для поставщиков ADC это означает, что они могут предлагать высокопроизводительные преобразователи за долю стоимости старых нишевых процессов. Экономический стимул является мощным драйвером для миграции конструкций ADC к новейшим доступным узлам CMOS.

Трансформационное влияние на архитектуру ADC

Свойства данного узла технологии CMOS часто диктуют, какая архитектура ADC оптимальна. Масштабирование технологического процесса отдает предпочтение определенным топологиям перед другими, что приводит к сдвигам в фокусе отрасли.

Возрождение и доминирование SAR ADC

Архитектура SAR ADC стала рабочей лошадкой индустрии преобразования данных, во многом благодаря масштабированию CMOS. SAR ADC опирается на цифровой конденсатор с двойным весом (CDAC), компаратор и цифровую логику. По мере сокращения геометрии CMOS емкость блока может быть уменьшена, уменьшая площадь CDAC и мощность, необходимую для его управления. Цифровая логика становится быстрее и меньше, позволяя получать более высокое разрешение и скорость. Современные SAR ADC могут достигать разрешений от 8 до 18 бит при скорости выборки, превышающей 100 MSPS. Понимание архитектуры SAR ADC имеет важное значение для любого системного дизайнера, работающего с современными системами сбора данных. Архитектура извлекает выгоду непосредственно из уменьшенной паразитной емкости и улучшенного соответствия передовых узлов CMOS.

Модуляторы Sigma-Delta высокого разрешения

Sigma-delta (ΣΔ) ADCs полагаются на избыточную выборку и формование шума для достижения очень высокого разрешения (20-24 бит и более). Цифровой фильтр децимации, следующий за модулятором, представляет собой большой, сложный цифровой блок. Плотность современных узлов CMOS позволяет реализовать этот фильтр без потребления чрезмерной площади гибки. Кроме того, возможность создавать модуляторы более высокого порядка (например, 4-й, 5-й или более высокий порядок) с использованием интеграторов и резонаторов обеспечивается прецизионными конденсаторами и переключателями, доступными в CMOS. Эти преобразователи имеют основополагающее значение для цифрового аудио, точного измерения и промышленных интерфейсов датчиков.

Высокоскоростной трубопровод и ADC с временным интервалом

Трубопроводные АЦП используют несколько ступеней для достижения высокой скорости и высокого разрешения одновременно. Они получают выгоду от масштабирования CMOS через более быстрые операционные усилители и коммутаторы. Однако трубопроводные АЦП столкнулись с растущей конкуренцией со стороны временных САР АЦП в передовых узлах. Помещая несколько САР АЦП параллельно, системные проектировщики могут достигать чрезвычайно высоких совокупных показателей выборки при сохранении энергоэффективности архитектуры САР. Этот метод увязывания времени в значительной степени зависит от цифровой калибровки в КМОП для исправления несоответствий между отдельными каналами преобразователя.

Критические приложения, поддерживаемые компактными CMOS ADC

Достижения в области АЦП на основе КМОП позволили создать новое поколение электронных систем, требующих высокой производительности в условиях ограниченного пространства и ограниченных бюджетов электроэнергии.

Беспроводная инфраструктура и 5G Massive MIMO

Базовые станции 5G используют массивные многовходные многовыходные (MIMO) антенные решетки. Эти решетки могут иметь 64, 128 или более элементов антенны, каждый из которых требует своей собственной цепи передачи и приема, включая ADC. Осуществимость такой системы полностью зависит от компактных маломощных ADC. Разработка ADC для инфраструктуры 5G требует балансировки полосы пропускания, динамического диапазона и рассеивания мощности. Технология CMOS позволяет интегрировать эти преобразователи непосредственно с цифровой логикой формирования луча, уменьшая размер и стоимость радиоголовки.