Внедрение модуляции Delta в Fpga-системы цифровой обработки сигналов

Интерфейс для отбора проб

Если аналоговый вход еще не является цифровым, для предоставления цифровых образцов требуется внешний ADC. FPGA должен обрабатывать часовой домен ADC и выравнивание данных. Во многих конструкциях ADC интегрирован внутри FPGA (например, Xilinx XADC) или является отдельным устройством, подключенным через последовательный интерфейс, такой как LVDS.

Регистр выхода и сериализатор

1-битный выходной поток обычно защелкивается и может потребоваться сериализация, если интерфейс нисходящего потока ожидает параллельную шину. Большинство FPGA имеют встроенные высокоскоростные последовательные приемопередатчики (SerDes), которые могут напрямую передавать битовый поток по одной дифференциальной паре.

Часы генерации и время

Для модуляции дельты требуется, по крайней мере, в два раза больше входной частоты (Nyquist). Однако, поскольку дельта-модульция использует избыточную выборку для уменьшения шума квантования, часы часто во много раз выше, чем скорость Nyquist. PLLs FPGA и MMCM могут генерировать требуемые часы с низким джиттером.

Все компоненты кодируются на языке описания аппаратного обеспечения, таком как VHDL или Verilog, тщательно моделируются, а затем синтезируются для целевого устройства FPGA.

Дизайн-поток для дельта-модуляции на FPGA

Внедрение модулятора дельты следует стандартному потоку проектирования FPGA. Шаги, изложенные ниже, обеспечивают правильную работу и эффективное использование ресурсов.

1.Разработка алгоритмов и моделирование на высоком уровне

Начните с моделирования алгоритма дельта-модуляции на языке высокого уровня (Python, MATLAB или Simulink). Это позволяет проверить концепцию, выбрать подходящий размер шага и оценить производительность (SNR, THD) перед подключением к аппаратному обеспечению. Такие инструменты, как Xilinx Model Composer или Intel DSP Builder, могут переместить этот шаг в RTL.

2.РТЛ Дизайн

Напишите компаратор, аккумулятор и логику управления в VHDL или Verilog. Используйте синхронные методы проектирования: каждый регистр должен быть закруглен на одном краю, чтобы избежать метастабильности. Параметризуйте размер шага и ширину данных, чтобы сделать дизайн многоразовым.

Пример сниппета Verilog для базовой петли:

always @(posedge clk) begin
 if (reset) begin
 y <= 0;
 bitout <= 0;
 end else begin
 diff = x - y;
 bitout <= diff[WIDTH-1]; // MSB indicates sign
 y <= (diff[WIDTH-1]) ? y - delta : y + delta;
 end
end

3. моделирование и проверка

Создать тест-схему, которая подает реалистичные данные сигнала (синеволны, аудиоклипы) в модель RTL. Проверить, что выходной битовый поток может быть реконструирован до точного аналогового сигнала. Используйте поведенческое моделирование для обнаружения перегрузки наклона и соответственно регулируйте размер шага.

4. Синтез и осуществление

Запустите синтез, чтобы нанести на карту дизайн на логические элементы целевой FPGA. Обратите внимание на критический путь времени: субтрактор и аддитор должны завершиться в течение одного периода времени. Для высоких тактовых частот конвейер аддитора или используйте методы с выверенным опережением.

5. Тестирование оборудования

Загрузить битовый поток в FPGA и подключить аналоговый источник. Используйте осциллограф или логический анализатор для проверки выходного битового потока. Для аудиоприложений простой RC-интегратор может реконструировать аналоговый сигнал для качественной проверки.

Адаптивная дельта-модуляция и вариации

Базовая дельта-модулирование страдает от фиксированного размера шага, который не может оптимально обрабатывать сигналы с различным амплитудным и частотным содержанием. Адаптивная дельта-модулирование (ADM) преодолевает это путем динамической корректировки размера шага на основе последних битовых шаблонов. Общие алгоритмы включают:

• Адаптация постоянного фактора: Умножьте размер шага на коэффициент k > 1 когда последовательные биты одинаковы (указывает на перегрузку наклона) и делите на k, когда биты чередуются (указывает на гранулированный шум).
• Джойс-Чандрашекар Алгоритм: Более сложный алгоритм, использующий 2-битную или 3-битную историю для управления изменениями размера шага.
• Постоянно изменяемая дельта-модульная дельта слоупа (CVSD): Широко используется в военном и Bluetooth-аудио, CVSD настраивает размер шага на основе последовательности выходных битов и использует интегратор более высокого порядка.

Внедрение ADM на FPGA добавляет сложность (машина состояния или таблица поиска для обновлений размера шага), но значительно улучшает SNR и динамический диапазон. Например, кодер CVSD может быть реализован с примерно 200-400 LUT и Flip-flops, что делает его возможным даже на небольших FPGA.

Применение дельта-модуляции на основе FPGA

Врожденная эффективность и возможность дельта-модуляции в режиме реального времени на FPGA позволяют использовать несколько практических приложений.

Аудио кодирование и обработка речи

Дельта-модульирование используется в недорогих голосовых кодеках, цифровых системах внутренней связи и слуховых аппаратах. 1-битный выход может передаваться по простым цифровым радиоканалам или храниться во флэш-памяти с минимальными накладными расходами. CVSD особенно популярен в безопасной голосовой связи из-за его устойчивости к битовым ошибкам. Пример: статья Википедия о CVSD предоставляет дополнительные подробности.

Телекоммуникации

В программно-определяемом радио (SDR) дельта-модулирование может служить простым аналого-цифровым преобразователем узкополосных сигналов. Высокая скорость пересчета снижает потребность в антисглаживающем фильтре, упрощая RF-интерфейс. FPGA позволяют демодулировать дельта-модулированные сигналы в базовой полосе с низкой задержкой.

Приобретение сенсорных данных

Многие промышленные датчики (температура, давление, вибрация) производят медленно изменяющиеся сигналы. Дельта-модулятор с небольшим размером шага может оцифровывать эти сигналы с высоким разрешением при генерации выходного сигнала с низким битрейтом. Затем FPGA может мультиплексировать несколько сенсорных каналов в один последовательный поток для передачи через шину CAN или Ethernet.

Системы управления

В режиме управления замкнутым контуром (например, скорость двигателя, преобразователи мощности) для кодирования аналоговых сигналов обратной связи может использоваться дельта-модулирование. Детерминированная задержка реализации FPGA гарантирует, что цикл управления остается стабильным даже при высоких скоростях обновления.

Проблемы и соображения

Хотя модуляцию дельты легко осуществить, необходимо решить ряд практических вопросов.

• Перегрузка и шум наклона : фиксированный размер шага вынуждает искать компромисс между искажением перегрузки и гранулированным шумом. Адаптивные методы смягчают это, но добавляют сложность. Тщательный выбор Δ на основе статистики сигналов имеет важное значение.
• Частота выборки против разрешения: Поскольку дельта-модулирование использует только 1 бит на образец, достижение высокого эффективного разрешения (ENOB) требует пересчета по большому фактору. Например, для соответствия 12-битному ADC, коэффициент пересчета может потребоваться 2^12 = 4096, что приводит к очень высоким тактовым частотам.
• Использование ресурсов: Базовая дельта-модулирование использует очень мало ресурсов; однако добавление адаптивной логики, высокоточных аккумуляторов или нескольких каналов может быстро потреблять LUT и ломтики DSP. Инженеры должны профилировать свою конструкцию на целевом FPGA (например, Xilinx Artix, Intel Cyclone) для обеспечения запаса хода для других функций.
• Закрытие времени: Контур обратной связи в дельта-модуляции представляет собой цифровую схему замкнутого цикла, которая может ограничивать максимальную тактовую частоту. Пипелинирование может быть необходимо, но вставка дополнительных этапов трубопровода вводит задержку и может нарушить структуру обратной связи, если не будет сделано тщательно.

Будущие направления

По мере развития технологии FPGA появляются новые возможности для дельта-модуляции.

• Интеграция машинного обучения: Нейронные сети можно обучить прогнозировать оптимальный размер шага в реальном времени, создавая гибридный дельта-модулятор, который адаптируется к сложным сигналам более эффективно, чем алгоритмы на основе правил.
• Высокочастотные дельта-модуляторы: Вдохновленные сигма-дельта-преобразователями, дельта-модуляторы более высокого порядка (с несколькими интеграторами) могут формировать шум квантования для улучшения SNR в интересующей области.
• Многобитная дельта-модульная: Вместо 1-битного вывода использование 2 или 3 битов снижает требования к пересборке при сохранении простоты. FPGA может обрабатывать параллельные биты с широким аккумулятором без большого штрафа.
• Интеграция с RFSoCs: Современные семейства FPGA (Xilinx RFSoC, Intel Agilex) интегрируют высокоскоростные ADC и DAC на чипе. Модуляция Delta может выполняться непосредственно на цифровых данных от этих преобразователей, открывая новые возможности для сверхширокополосных SDR.

Эти разработки обещают расширить охват дельта-модуляции за пределы традиционных ниш в приложениях для обработки сигналов высокого класса.

Заключение

Модуляция Delta остается ценным методом в наборе инструментов для обработки цифровых сигналов, особенно при реализации на FPGA. Его низкая сложность, высокая скорость и энергоэффективность делают его пригодным для широкого спектра реальных приложений - от простых аудиокодеков до продвинутых систем управления. Понимая основные принципы, осваивая поток проектирования FPGA и решая общие проблемы, такие как перегрузка наклона и закрытие времени, инженеры могут создавать надежные и эффективные системы дельта-модуляции. По мере того, как возможности FPGA продолжают развиваться, слияние дельта-модуляции с адаптивными алгоритмами и машинным обучением, вероятно, даст еще большую производительность, упрочив свою роль в встраиваемых и коммуникационных системах следующего поколения.

Для дальнейшего чтения, обратитесь к странице дельта-модуляции Википедии , белой книге Xilinx об эффективной реализации DSP и , этой статье IEEE по адаптивной дельта-модуляции для речи .