Эволюционная роль программируемого оборудования в современной виртуализации

Виртуализация вышла далеко за рамки простой консолидации серверов. Сегодняшние среды требуют предсказуемой производительности, обработки пакетов с низкой задержкой, безопасности с аппаратным обеспечением и возможности перенастройки вычислительных ресурсов в микросекундах. Полевые программируемые массивы вентилей (FPGA) удовлетворяют этим требованиям, принося уникальную смесь параллелизма, детерминированного времени и перепрограммируемости после развертывания в центр обработки данных с гипервизором и контейнером. Вместо того, чтобы действовать как общий сопроцессор, FPGA может быть адаптирована для ускорения конкретных функций в сети, хранилище, искусственный интеллект и безопасность, при одновременном сосуществовании с традиционными ресурсами CPU и GPU.

В этой статье рассматривается, как FPGA поддерживают технологии виртуализации следующего поколения, от виртуализации сетевых функций (NFV) и программно-определяемых сетей (SDN) до краевых вычислений и вывода ИИ. В ней исследуются архитектурные преимущества, которые делают FPGA привлекательным выбором для облачных провайдеров, операторов связи и предприятий, создающих интеллектуальную цифровую инфраструктуру. Обсуждение охватывает технические механизмы, модели развертывания в реальном мире и развивающуюся роль FPGA в композитной, дезагрегированной инфраструктуре.

Понимание контекста FPGA и его центра обработки данных

FPGA — это кремниевое устройство, которое содержит матрицу настраиваемых логических блоков, программируемых межсоединений и часто затвердевших IP-ядер, таких как контроллеры памяти, интерфейсы PCIe и Ethernet MAC. В отличие от ASIC, который отливается в кремнии для одной цели, FPGA может быть перепрограммирован после развертывания для реализации практически любой цифровой схемы в пределах своих ресурсов. Эта гибкость позволяет аппаратному обеспечению развиваться вместе с программным обеспечением, создавая парадигму, часто называемую «жидкостным аппаратным ускорением».

В виртуализированных средах FPGA обычно появляются в виде ускорителей, подключенных к PCIe, SmartNIC или интегрированы в сам пакет процессора в виде встроенного IP. Каждый форм-фактор приносит различный баланс гранулярности ресурсов, задержки и многопользовательской работы. Например, SmartNIC на основе FPGA может загружать целые трубопроводы Open vSwitch, в то время как монолитная карта FPGA может служить перенастраиваемой вычислительной тканью, совместно используемой несколькими виртуальными машинами. Сообщество разработчиков FPGAFPGA поддерживает обширную документацию о шаблонах развертывания. Кроме того, облачные провайдеры, такие как Amazon Web Services, предлагают экземпляры FPGA (например, AWS F1), которые позволяют разработчикам прототипировать ускоренные функции без предварительных инвестиций в оборудование.

Эволюция технологий виртуализации

Виртуализация серверов, впервые примененная гипервизорами, такими как VMware ESXi, KVM и Hyper-V, абстрагированные вычисления, память и ввода/вывода из физического оборудования. Контейнеры и Kubernetes добавили легкий слой абстракции для оркестровки микросервисов. Однако по мере того, как рабочие нагрузки становились все более разнородными - смешивание транзакционных баз данных с видеоаналитикой в реальном времени и массовыми учебными запусками ИИ - модель только для программного обеспечения начала бить по стенам в пропускной способности, задержке и энергоэффективности.

Виртуализация следующего поколения выходит за рамки виртуальных машин и контейнеров, охватывая виртуализацию сетевых функций (NFV), виртуализированные сети радиодоступа (vRAN) и композитную дезагрегированную инфраструктуру. В этих моделях аппаратные ускорители рассматриваются как первоклассные, объединенные ресурсы. FPGA с их мелкозернистой программируемостью позволяют нарезать аппаратный уровень ускорения, который может быть нарезан среди арендаторов, перепрограммирован на лету и сопоставлен с конкретными потребностями каждого класса рабочей нагрузки. Проект Open Programmable Infrastructure определяет стандартные API для такого объединения ресурсов FPGA, способствуя нейтральной совместимости поставщиков.

Этот сдвиг требует глубокого переосмысления того, как платформы виртуализации управляют аппаратным разнообразием. Традиционные гипервизоры только абстрагировали процессор и память; современные оркестроры также должны обнаруживать, распределять и управлять жизненным циклом разделов FPGA. Развивались плагины устройств Kubernetes для FPGA, позволяя подрамникам запрашивать конкретные функции ускорения так же легко, как они запрашивают ядра процессора. Эта конвергенция стимулирует внедрение FPGA в основных стеках виртуализации.

Как FPGA ускоряют виртуализацию: технические механизмы

ЦПУ — это универсальные движки, которые выполняют инструкции последовательно. FPGA, напротив, отображают вычисления непосредственно на пространственную логику, позволяя проводить массивный параллелизм и глубокие трубопроводы без циклов извлечения-декода инструкций. Это дает несколько механизмов ускорения, жизненно важных для виртуализации:

  • Глубокая обработка трубопроводов и обработка с низкой задержкой:] Такие функции, как шифрование, глубокий контроль пакетов и балансировка нагрузки L4, могут быть реализованы с фиксированными, детерминированными задержками, часто значительно ниже 1 микросекунды. Например, система обнаружения вторжений на основе FPGA может анализировать пакеты со скоростью провода без введения джиттера, который ухудшит приложения в реальном времени.
  • Таможенные иерархии памяти: Блок-память на чипе и UltraRAM могут быть расположены в кэшах и буферах, характерных для конкретных приложений, которые превосходят производительность общих кэшей процессора для потоковых данных. Это особенно полезно для виртуализированных контроллеров хранения, которым необходимо буферизировать входящие данные перед записью на устройства NVMe.
  • Манипуляции на уровне битов: ЦПУ работает на байтах и словах; FPGA может манипулировать отдельными битами, что делает его идеальным для анализа протоколов, фильтрации пакетов и криптографических операций. Функции виртуальной сети, которые анализируют пользовательские заголовки протоколов, получают прямую выгоду от этой возможности.
  • Динамическая частичная реконфигурация:] Эта возможность позволяет перепрограммировать область FPGA, в то время как другие области продолжают работать, что позволяет беспрепятственно перемещать аппаратные функции и совместное использование нескольких арендаторов без нарушения работы служб. Например, телекоммуникационная компания может обновить поток битов ускорителя vRAN в одной области FPGA, в то время как ускоритель брандмауэра продолжает обрабатывать трафик в другой области того же устройства.

Эти возможности идеально соответствуют требованиям виртуализированных сетевых функций, программно-определяемых устройств хранения и безопасности в реальном времени. Для более глубокой технической перспективы FPGA-документация Intel обеспечивает подробные тесты производительности. Кроме того, адаптивные вычислительные продукты AMD включают в себя закаленный PCIe с поддержкой CXL, что еще больше снижает задержку при взаимодействии FPGA с процессорами хоста.

Виртуализация сетевых функций и FPGA Offload

NFV отделяет сетевые функции - межсетевые экраны, балансировщики нагрузки, оптимизаторы WAN, системы обнаружения вторжений - от проприетарных аппаратных средств, вместо этого запустив их как программное обеспечение на стандартных серверах. В то время как серверы x86 стали искусными во многих сетевых задачах, функции, требующие высокой скорости пакетов (в сотнях Гбит / с), часто насыщают ядра процессора, оставляя меньше возможностей для арендаторов виртуальных машин.

SmartNIC на базе FPGA, такие как Intel и AMD, встраивают программируемую логику непосредственно на карту сетевого интерфейса. Они могут ускорить весь путь передачи данных от провода к виртуальной машине:

  • Виртуальное переключение: Загрузка Open vSwitch (OVS) или аналогичных виртуальных переключателей снижает накладные расходы на процессор и обеспечивает пропускную способность с пропускной способностью микросекунды. Intel на основе FPGA SmartNICs демонстрирует, как разгрузка OVS может освободить десятки ядер в гипермасштабных центрах обработки данных. В производственных развертываниях эти SmartNIC обрабатывают миллионы правил в таблице пересылки без ухудшения производительности.
  • Туннели VXLAN, Geneve и GRE обрабатываются на скорости провода, избегая прерываний процессора на каждый пакет. Это имеет решающее значение для многоквартирных облаков, где трафик восток-запад пересекает сотни туннелей.
  • Государственное отслеживание потока: FPGA могут поддерживать миллионы записей отслеживания соединений с детерминированными скоростями обновления, что позволяет использовать высокопроизводительные государственные брандмауэры.В сочетании с динамической частичной реконфигурацией таблицы потока могут обновляться без остановки обработки пакетов.
  • Телеметрия и QoS: В аппаратном обеспечении реализованы телеметрия внутриполосной сети и точное формирование трафика, подача данных мониторинга в плоскость управления виртуализацией без добавления джиттера. Это позволяет в реальном времени видеть пропускную способность и задержку потока.

Выгружая эти функции, поставщики услуг могут развертывать виртуализированное оборудование клиентских помещений (vCPE) и безопасные устройства SD-WAN, которые сочетают производительность несущей с облачной гибкостью. Язык P4 также применялся к программным плоскостям данных FPGA для NFV, позволяя сетевым инженерам определять конвейеры обработки пакетов на языке высокого уровня, который компилируется непосредственно в логику. Сообщество P4 предоставляет компиляторы с открытым исходным кодом и эталонные архитектуры для коммутации на основе FPGA.

Виртуализация хранения и ускоренная обработка данных FPGA

Виртуализированные системы хранения данных — программно-определяемое хранилище, гиперконвергентная инфраструктура, цели NVMe-oF — требуют высокой пропускной способности, движения данных с низкой задержкой с сильными службами сокращения данных. ЦПУ преуспевают в управлении сложностью плоскости управления, но они изо всех сил пытаются сжать, размножить и шифровать данные со скоростью современных дисков NVMe и сетей 100+ Гбит/с, не потребляя непропорционально большую долю вычислений.

FPGAs сияют в пути хранения данных:

  • Встроенные реализации алгоритмов сжатия и декомпрессии:] Аппаратные реализации алгоритмов, таких как LZ4, Zstandard или даже пользовательские кодеки без потерь, могут достигать десятков ГБ/с на FPGA и снижать нагрузку на ЦПУ более чем на 90%. Например, один FPGA среднего уровня может сжимать данные на 50 ГБ/с при добавлении менее 1 микросекунды задержки.
  • Дедупликация и хеширование:] FPGA могут вычислять SHA-256 или другие хэши отпечатков пальцев в потоковой форме и управлять индексами отпечатков пальцев в памяти на чипе гораздо быстрее, чем любой программный подход. Это позволяет в реальном времени дедупликацию для изображений виртуальной машины и резервных потоков.
  • Исправление кодирования и RAID: Логика FPGA может генерировать резервные блоки для стирания кодов с линейной скоростью, делая программно-определяемые пулы хранения устойчивыми, не обременяя основные процессоры. В гиперконвергентных кластерах эта выгрузка может удвоить количество дисков, которые может обслуживать один узел ЦП.
  • NVMe over Fabrics termination: FPGA, встроенные в SmartNICs, могут прекращать соединения NVMe-oF TCP или RoCE и подключаться непосредственно к локальным дискам NVMe, представляя виртуальные пространства имен для виртуальных машин с задержкой почти до нуля.

Адаптивные вычислительные платформы AMD уже используются в массивах хранения и узлах HCI для предоставления этих возможностей, часто снижая общую стоимость владения, позволяя меньшее количество разъемов процессора для той же эффективной производительности хранения. Отраслевой консорциум SNIA опубликовал спецификации для контроллеров хранения, ускоряемых FPGA, которые набирают обороты в развертываниях предприятий.

Аппаратные средства безопасности в виртуальных средах

Виртуализация создает новые поверхности атаки: прорыв гипервизора, боковые каналы VM-VM и скомпрометированные виртуальные устройства. FPGA могут реализовывать функции безопасности на аппаратном уровне, которые трудно обойти и которые обеспечивают сильную изоляцию.

Ключевые роли безопасности включают:

  • Корень доверия и защищенная загрузка: FPGA могут быть сконфигурированы для проверки целостности изображений гипервизора и прошивки до того, как процессор даже запустится, устанавливая цепочку доверия, привязанную к аппаратному обеспечению. Например, FPGA может хранить уникальный, неизменяемый ключ идентификации, используемый для подписания отчетов об аттестации.
  • Шифрование с линейной скоростью без нагрузки на процессор: AES-GCM и другие шифры могут обрабатывать сотни Гбит/с данных, обеспечивая прозрачное шифрование VM-to-VM для трафика восток-запад в виртуализованном кластере, и все это без кражи циклов CPU из рабочих нагрузок арендаторов. Это особенно ценно в регулируемых отраслях, таких как финансы и здравоохранение.
  • Сопротивление поперечным каналам: Ускорители, размещаемые в FPGA, могут быть физически разделены так, чтобы данные нескольких арендаторов никогда не смешивались в общих кэшах, что смягчает атаки на нажатие кэша, общие для многоядерных процессоров. Динамическая частичная реконфигурация позволяет каждому арендатору иметь выделенный кусочек FPGA с изолированными интерфейсами памяти.
  • Динамическое обеспечение политики безопасности: Поскольку логика FPGA может быть частично перенастроена, правила безопасности могут быть обновлены в ответ на возникающие угрозы без перезагрузки хоста, что является критически важной для многопользовательских облаков. Например, уязвимость нулевого дня в парсере протокола может быть исправлена загрузкой обновленного битового потока в соответствующую область FPGA.

Объединение этих методов дает центр обработки данных с нулевым доверием, где даже гипервизор не видит данные приложений с простым текстом, если это явно не разрешено. Конфиденциальные вычислительные структуры, такие как Intel SGX и AMD SEV, уже дополнены аттестацией на основе FPGA и загрузками шифрования. Trusted Computing Group работает над стандартами доверия, основанного на FPGA, в виртуализированных средах.

Рабочие нагрузки ИИ и машинного обучения на виртуальных платформах с поддержкой FPGA

Выводы искусственного интеллекта быстро переходят от выделенных серверов GPU к виртуализированным многопользовательским средам. В то время как GPU обеспечивают огромную пропускную способность с плавающей запятой, их фиксированная архитектура и высокая мощность холостого хода делают их менее подходящими для смешанных рабочих нагрузок, где многие небольшие модели должны работать одновременно. FPGA предлагают убедительную альтернативу для вывода в виртуализированных настройках:

  • Таможенная точность чисел: В отличие от графических процессоров, ограниченных FP32/FP16/INT8, FPGA могут быть построены для обработки любой произвольной битовой ширины, от 4-битных целых чисел до пользовательских форматов с плавающей запятой. Это позволяет высоко оптимизированные механизмы вывода, которые минимизируют пропускную способность и мощность памяти. Например, квантованные модели для обнаружения объектов могут работать на FPGA с использованием 4-битных весов с незначительной потерей точности.
  • Низкая задержка, высокая пропускная способность: FPGA может быть сконфигурирована для обслуживания нескольких запросов вывода одновременно глубоко трубопроводным способом, обеспечивая согласованные субмиллисекундные задержки, которые идеально подходят для приложений реального времени, таких как ИИ обнаружения сетевых вторжений или голосовые помощники в телекоммуникационных виртуальных сетях.
  • Поддержка мультитенанса: При частичной реконфигурации одна карта FPGA может содержать несколько различных ускорителей нейронных сетей, каждый из которых выделен различным виртуальным машинам или контейнерам, с жесткой изоляцией между арендаторами. Рамка AMD FINN позволяет автоматически развертывать такие ускорители, компилируя модели TensorFlow или PyTorch непосредственно в битовые потоки FPGA.
  • Интегрированная предварительная обработка:] Для визуального ИИ FPGA может выполнять изменение размера изображения, преобразование цвета и нормализацию потока данных до того, как он достигнет движка вывода, уменьшая движение данных и вовлечение процессора. Это имеет решающее значение для краевой видеоаналитики, где камеры производят потоки с высокой пропускной способностью.

Проект Microsoft Brainwave, теперь являющийся частью Azure, продемонстрировал, как FPGA могут ускорить вывод глубоких нейронных сетей в облачном масштабе с чрезвычайно низкой задержкой, непосредственно в виртуализированной инфраструктуре Azure (см. ], этот пост в блоге Azure ]. Эта модель с тех пор повлияла на то, как гипермасштаберы развертывают ИИ на краю, и подобные архитектуры теперь доступны через облачные экземпляры FPGA от AWS, Alibaba и Huawei.

Edge Computing и 5G: требования к виртуализации следующего поколения

Развертывание сетей 5G и рост периферийных вычислений растягивают виртуализацию от централизованных центров обработки данных до тысяч распределенных сайтов.На периферии ограничено физическое пространство, мощность и охлаждение, а рабочие нагрузки требуют детерминированной обработки с низкой задержкой для таких вариантов использования, как автономное вождение, промышленный IoT и дополненная реальность.

FPGA поддерживают виртуализацию следующего поколения несколькими уникальными способами:

  • Виртуализованное ускорение RAN (vRAN): Обработка физического уровня 5G требует массивной оценки канала MIMO, коррекции ошибок вперед (LDPC/Polar) и формирования луча. FPGA могут выполнять эти вычислительно-интенсивные функции в режиме реального времени, позволяя виртуализованному блоку базовой полосы (vBBU) работать на товарных серверах. Альянс O-RAN указал ускорение на основе FPGA для этих задач, и несколько поставщиков предлагают эталонные проекты.
  • Многодоступные граничные вычисления (MEC): Краевые узлы с поддержкой FPGA могут размещать несколько виртуализированных сетевых функций и прикладных задач, все из которых совместно используют одну физическую платформу. Телекомпания может предоставить ускоритель vRAN, локальный механизм вывода ИИ для видеоаналитики и безопасный шлюз, каждый в отдельном виртуальном срезе одного и того же FPGA. Динамическая частичная реконфигурация позволяет перепрофилировать эти срезы в зависимости от изменения спроса в течение дня.
  • Связь с учетом времени: Приложения промышленного уровня часто требуют изохронной доставки данных. Логика FPGA может реализовать IEEE 802.1AS и 802.1Qbv тайм-ауэрные формеры для обеспечения ограниченной задержки для виртуальных машин, обрабатывающих управление в реальном времени. FPGA также поддерживают IEEE 1588 Precision Time Protocol с точностью в наносекунды, что имеет решающее значение для синхронизированного приведения в действие.

Комбинация FPGA и контейнерных микросервисов на границе позволяет использовать модель «функция как услуга», где аппаратное ускорение используется так же, как и любой другой облачный ресурс, но с локальным выполнением для задач, чувствительных к задержке. плагины устройств Kubernetes для FPGA теперь достаточно зрелы, чтобы поддерживать динамическое назначение областей ускорителя для подвесок, а основные граничные платформы, такие как Azure IoT Edge и AWS Greengrass, интегрируют ускорение FPGA.

Вызовы и передовые практики для интеграции FPGA

Несмотря на свои сильные стороны, FPGA привносят сложность. Успешная интеграция их в виртуализированные платформы требует решения нескольких задач:

  • Сложность программирования: Традиционная разработка FPGA использует языки описания аппаратного обеспечения, такие как Verilog или VHDL, которые недоступны для большинства программистов. Инструменты синтеза высокого уровня (C/C++ для HDL) и фреймворки, такие как унифицированная программная платформа AMD Vitis, снижают этот барьер, но разрыв в навыках сохраняется. OpenCL и SYCL также принимаются для программирования FPGA в контекстах центров обработки данных.
  • Оркестрация и управление жизненным циклом:] Системы оркестровки виртуализации, такие как Kubernetes и OpenStack, были разработаны для ресурсов ЦП и GPU. Управление бит-потоками FPGA, обеспечение совместимости функций ускорителя и драйверов хоста и выполнение безударной частичной реконфигурации требуют новых шаблонов операторов и контроллеров. Такие проекты, как Open Programmable Infrastructure, определяют стандартные API для обеспечения FPGA в облачных стеках. Nomad от HashiCorp также поддерживает ресурсы FPGA через плагины устройств.
  • Многопользовательская изоляция:] Для совместного использования FPGA среди нескольких виртуальных машин требуется не только логическое разделение, но и изоляция полосы пропускания на внешних интерфейсах памяти и полосах PCIe. Расширенные архитектуры FPGA теперь включают аппаратно-принудительные пространственные изоляции и мониторы качества обслуживания. Спецификация PCIe SR-IOV все чаще поддерживается на FPGA SmartNICs, что позволяет напрямую назначать устройства виртуальным машинам с почти нативной производительностью.
  • Мощность и тепловые ограничения: В то время как FPGA эффективны, полностью используемый FPGA может потреблять значительную мощность. Динамическое управление мощностью, включая забивание часов и масштабирование напряжения в ткани FPGA, должно быть интегрировано с политикой мощности гипервизора. Такие инструменты, как PowerPlay от Intel и оптимизация мощности Vivado от AMD, помогают минимизировать потребление, когда ускорение не требуется.

Организации, которым удается преодолеть эти проблемы, обычно следуют по пути, который начинается с загрузки хорошо понятных функций с высокой отдачей (шифрование, сжатие, переключение сети) перед расширением в пользовательские ускорители AI или приложения. Использование облачных экземпляров FPGA, таких как AWS F1 или F-серия Alibaba, может обеспечить среду низкого риска для прототипирования этих интеграций. Кроме того, принятие открытых FPGA-инструментов, таких как Symbiflow , снижает зависимость от проприетарных инструментов.

Сравнение FPGA с другими ускорителями

Важно понимать, где FPGA подходят по отношению к процессорам, графическим процессорам и ASIC в виртуализованном стеке. процессоры остаются наиболее гибкими и простыми в программировании; они по умолчанию являются выбором для логики плоскости управления и общих рабочих нагрузок. графические процессоры преуспевают в массивно параллельных задачах с плавающей точкой, таких как обучение больших нейронных сетей, но их фиксированный набор инструкций и высокая задержка для небольших размеров пакетов делают их менее идеальными для вывода в реальном времени на периферийных устройствах или для обработки сети на пакет.

ASIC обеспечивают лучшую производительность на ватт для выделенной функции, но они не могут быть перепрограммированы по мере изменения требований. FPGA занимают промежуточное положение: они предлагают производительность почти ASIC для многих потоковых задач, сохраняя при этом возможность перепрофилирования. В виртуализированной среде, где рабочие нагрузки могут смещаться в минутах, эта гибкость может привести к более высокому общему использованию и более низким капитальным расходам, даже если сам блок FPGA дороже, чем эквивалент ASIC.

Для виртуализации следующего поколения многие архитекторы принимают гетерогенную модель, в которой процессоры обрабатывают плоскость управления виртуализацией, графические процессоры обрабатывают обучение массового объема, а FPGA ускоряют «горячие» пути передачи данных и вывод с низкой задержкой на краю. Это разделение задач позволяет каждому устройству делать то, что он делает лучше всего, в то время как платформа виртуализации организует их как единый пул ресурсов. Взаимодействие CXL помогает унифицировать семантику памяти через эти ускорители, облегчая обмен данными между процессорами, FPGA и графическими процессорами без копирования.

Будущий прогноз: FPGA как краеугольный камень композитной инфраструктуры

Индустрия движется к полностью композитной, дезагрегированной инфраструктуре, где вычисления, память, хранение и ускорение взаимосвязаны по высокоскоростным тканям, таким как CXL и PCIe 6.0. В таких архитектурах FPGA будут не просто фиксированными картами PCIe; они будут логическими устройствами, которые могут быть собраны на лету в виртуальные серверы.

Ключевые тенденции, способствующие внедрению FPGA, включают:

  • Более тесная интеграция с процессорами: Intel Xeon с интегрированными FPGA и будущими адаптивными SoC AMD размывает грань между универсальной и перенастраиваемой логикой, позволяя мелкозернистую разгрузку с минимальными накладными расходами. Эти тесно связанные архитектуры уменьшают задержку и упрощают модели программирования.
  • Схемы инструментов FPGA с открытым исходным кодом: Такие сообщества, как OR-Tools и Symbiflow, разрабатывают инструменты открытого синтеза и определения местоположения, которые позволят снизить затраты на инструментальные средства и стимулировать инновации, подобно тому, как GCC демократизировала компиляцию программного обеспечения. Движение с открытым исходным кодом также обеспечивает лучшую воспроизводимость и аудит безопасности битовых потоков.
  • Модели машинного обучения, работающие в рамках платформ оркестровки, будут прогнозировать шаблоны рабочей нагрузки и динамически загружать оптимальные потоки битов FPGA, достигая скорости использования, намного превышающей сегодняшние статические распределения. Например, планировщик Kubernetes может использовать обучение усилению, чтобы решить, выделять ли область FPGA для шифрования или сжатия на основе показателей рабочей нагрузки в реальном времени.
  • Постквантовая криптография:] По мере того, как квантово-устойчивые алгоритмы станут обязательными, их вычислительная интенсивность, вероятно, потребует разгрузки на основе FPGA в виртуализированных средах для поддержания безопасности линейной скорости. Стандартизация NIST постквантовых алгоритмов ускоряет эту тенденцию, и поставщики FPGA уже выпускают IP-ядра для криптографии на основе решеток.

Отраслевые аналитики видят, что рынок ускорений на основе FPGA резко растет, поскольку 5G, краевой ИИ и программно-определяемое все становятся мейнстримом. Виртуализация - это объединяющий слой, который связывает эти тенденции вместе, а FPGA обеспечивают адаптируемую аппаратную основу, которая делает это возможным. Проект Open Programmable Infrastructure работает над стандартизацией интерфейсов программирования и оркестровки для этих устройств, обеспечивая широкую совместимость.

Заключение

Технологии виртуализации следующего поколения требуют больше, чем необработанные ядра процессора и более быстрые сети. Они требуют адаптивного оборудования, которое может быть перепрофилировано в режиме реального времени для удовлетворения меняющихся потребностей сетей, хранения, безопасности, ИИ и периферийных вычислений. FPGA заполняют эту нишу уникально, обеспечивая производительность аппаратного уровня с гибкостью программного уровня. Загружая чувствительные к задержке и пропускные функции, FPGA позволяют процессорам сосредоточиться на оркестровке и бизнес-логике, которые являются сердцем виртуализированного программного стека.

От облачных мега-центров обработки данных до дальнего края 5G FPGA уже ускоряют виртуализированные сетевые функции, обеспечивая рабочие нагрузки арендаторов и позволяя делать эффективные выводы ИИ. По мере развития инструментальных цепочек и структур оркестрации для обработки FPGA как первоклассных композитных ресурсов, грань между аппаратным и программным обеспечением будет продолжать размываться - усиливаясь в эпоху, когда инфраструктура адаптируется к приложениям, а не наоборот. Для архитекторов и инженеров платформы, создающих следующее поколение цифровых услуг, понимание и использование технологии FPGA больше не является обязательным; это стратегическое преимущество. Сочетание детерминированной производительности, динамической реконфигурируемости и энергоэффективности делает FPGA незаменимым компонентом в наборе инструментов для современной виртуализации.