Как оптический дизайн приемника влияет на общую задержку системы в высокочастотных сетях

В неустанном стремлении к более низкой задержке для высокочастотных сетей, включая 5G, 6G и далее, каждая микросекунда имеет значение. В то время как большое внимание уделяется радиодоступу и обработке основной сети, оптический транспортный слой часто таит в себе скрытые задержки. Оптический приемник, компонент, который преобразует свет обратно в электрические сигналы, является критическим узлом, где выбор дизайна может добавлять или вычитать микросекунды из сквозной задержки. Понимание этих нюансов проектирования имеет важное значение для инженеров, стремящихся сбрить задержку без ущерба для чувствительности или пропускной способности.

Критическая роль оптических приемников в сетях с задержкой

Высокочастотные сети зависят от оптического волокна для межсоединений между магистралями, магистралями и центрами обработки данных. Оптический приемник находится в конечной точке каждой волоконной линии связи, перед которой поставлена задача фотодетектирования и восстановления сигнала. Его скорость и точность напрямую определяют, как быстро пакет может быть извлечен из оптической области. Даже несколько наносекунд дополнительной задержки приемника могут накапливаться в десятках ссылок, что повышает общую сквозную задержку выше требований приложений - особенно для услуг в реальном времени, таких как автономное вождение, удаленная хирургия или промышленная автоматизация.

Помимо скорости преобразования в сырое, конструкция приемника влияет на способность поддерживать низкие скорости ошибок битов при высоких скоростях передачи данных. Любая ретрансляция, вызванная ошибками, добавляет катастрофическую задержку. Поэтому оптимизация приемника должна сбалансировать скорость преобразования, производительность шума и энергопотребление. В следующих разделах рассматриваются конкретные факторы проектирования, которые влияют на задержку на уровне системы.

Факторы проектирования, влияющие на задержку системы

Время отклика фотодетектора

Фотодетектор — обычно PIN-диод или лавинный фотодиод (APD) — является первым фактором задержки. Его время отклика регулируется двумя явлениями: временем транзита и постоянной времени RC. Время транзита — это интервал, необходимый для дрейфа фотогенерируемых носителей по области истощения; оно диктует внутренний предел скорости материала. Для высокоскоростных применений тонкие слои истощения уменьшают время транзита, но увеличивают емкость, создавая компромисс.

Емкость (C) и сопротивление нагрузки (R) образуют постоянную времени RC, которая ограничивает пропускную способность детектора 3-dB. Фотодетектор с полосой пропускания 30 ГГц теоретически может поддерживать сигнализацию 50 ГБ, но любое несоответствие импеданса или паразитарная индуктивность может вводить рябь задержки группы, добавляя искажение фазы, которое проявляется как задержка. Современные конструкции фотодетектора используют структуры, связанные с волноводом или , которые неодинаково связаны , чтобы достичь высокой полосы пропускания с низкой емкостью. Например, фотодетекторы на основе InP могут достигать пропускной способности выше 100 ГГц, сохраняя задержку фотодетектирования ниже 5 пс. Однако такие скорости требуют тщательной упаковки, чтобы избежать индуктивности связки, которая может увеличить время оседания.

Лавинные фотодиоды обеспечивают более высокую чувствительность, но вводят шум умножения и дополнительное время наращивания несущей во время лавинного процесса. Это лавиновое наращивание может добавить десятки пикосекунд задержки, которая при умножении на многие стадии становится не пренебрежимо малой. Для ссылок с ультранизким временем задержки часто предпочтительны PIN-фотодиоды, несмотря на более низкую чувствительность, потому что их прямая фотоконверсия практически не вызывает стохастической задержки.

Электронный передний конец и восстановление часов

После фотодетекции слабый фототок должен быть усилен и оцифрован. Усилитель трансимпеданса (TIA) является первой активной стадией. Его конструкция сильно влияет на задержку: TIA с высоким коэффициентом усиления-ширины может оседать быстрее, но любое пиковое или превышение в его частотной реакции добавляет вариацию групповой задержки. Кроме того, TIA должен приводить в действие последующие ограничивающие усилители (LAs) или аналого-цифровой преобразователь (ADC) без введения ограничений скорости разгибания, которые растягивают края импульсов.

Часы и схемы восстановления данных (CDR) часто являются крупнейшим единственным источником задержки приемника. CDR обычно использует фазовый цикл (PLL), который блокирует входящие края данных. Полоса пропускания фильтра петли определяет, как быстро PLL может отслеживать дрожание, но также вводит фазовую задержку, пропорциональную постоянной времени фильтра. Низкополосные петли добавляют десятки наносекунд задержки из-за времени оседания, необходимого для получения блокировки. Высокопроизводительные приемники для критически важных ссылок используют восстановление часов с задержкой или , чтобы обойти задержку PLL, за счет увеличения джиттера. Некоторые конструкции интегрируют CDR с цепью принятия решения, чтобы уменьшить задержку петли до минимума.

Для когерентных приемников цифровой сигнальный процессор (DSP) добавляет наибольшее время ожидания — часто несколько сотен наносекунд до нескольких микросекунд. Плотная мультиплексная линия с разделением по длине волны (DWDM) с использованием когерентной связи с двойной поляризацией 64-QAM может потребовать сотни кранов для компенсации хроматической дисперсии, каждый кран добавляет задержку трубопровода. Для борьбы с этим минимальная фаза фильтров и обработка с перспективой может уменьшить задержку DSP, но компромисс заключается в увеличении сложности оборудования.

Уравнение и коррекция ошибок

В высокочастотных сетях должны быть выравнены искажения сигнала из-за хроматической дисперсии (CD), дисперсии режима поляризации (PMD) и ограничений полосы пропускания. Стандартный эквалайзер подачи-передачи (FFE) с K-капотами вводит задержку, равную периодам символов (K − 1)/2. Для системы 50 GBaud и 31 крана это равняется 300 пс на эквалайзер. Эквалайзеры обратной связи (DFE) избегают нажатых линий задержки, но вводят задержку обратной связи, которая растет с количеством кранов.

Форвардная коррекция ошибок (FEC) является еще одним существенным фактором задержки. Типичный FEC с жестким решением (например, RS (544 514)) добавляет задержку в несколько десятков микросекунд из-за итеративной обработки декодера и глубины буфера. Мягкое решение FEC, используемое в когерентных системах, может превышать 10 мкс. Для минимизации задержки FEC сетевые дизайнеры используют коды FEC с низкой задержкой , такие как коды лестницы или коды продуктов с уменьшенной глубиной между заслонами. Некоторые приложения, такие как внутрицентровые ссылки, могут вообще отказаться от FEC, полагаясь на высокое отношение сигнал-шум (SNR) короткодоступных ссылок для достижения безошибочной работы без штрафа за задержку.

Влияние архитектуры приемника на задержку

Выбор между прямым обнаружением и когерентным обнаружением оказывает огромное влияние на задержку. Прямое обнаружение (также называемое IM/DD — модуляция интенсивности / прямое обнаружение) по своей сути проще: фотодиод непосредственно ощущает интенсивность оптического сигнала, требуя только TIA и схемы восстановления часов. Отсутствие локального осциллятора (LO) и сложное восстановление фазы / частоты означает, что вся цепочка приемника может быть реализована с аналоговыми компонентами и минимальным DSP. Эта архитектура обычно достигает сквозной задержки ниже 100 нс, что делает его идеальным для короткого доступа (≤10 км) в 5G фронтальной или внутрирычажной связи.

Когерентное обнаружение, с другой стороны, использует LO для смешивания входящего сигнала, восстанавливая как амплитуду, так и фазовую информацию. Это позволяет повысить спектральную эффективность и более длительный охват, но заставляет приемник выполнять массивную оценку смещения частоты, восстановление фазы несущей, выравнивание CD и компенсацию PMD. Современные когерентные приемники с использованием 7-нм ASIC могут иметь задержки DSP 200-400 нс на стадию, накапливаясь до 1-2 мкс для полной связи. Для дальнемагистральных подводных сетей эта задержка приемлема; для чувствительных к задержке приложений 5G она непомерна.

Когерентно-литовые приемники являются новым компромиссом. Они применяют подмножество полного DSP (например, только компенсация хроматической дисперсии и восстановление базовой несущей) и используют более простые форматы модуляции, такие как DP-QPSK. Уменьшая количество кранов и пропуская FEC, такие приемники могут сократить задержку до нескольких сотен наносекунд, сохраняя при этом некоторые когерентные преимущества для более длительного охвата. Ключ в том, что архитектура должна соответствовать бюджету задержки приложения.

Интегрированная фотоника и ко-пакетирование

Дискретные оптические компоненты, соединенные проводными связями и волоконными хвощами, вводят паразитную емкость и индуктивность, которые ухудшают пропускную способность и добавляют задержку. Интегрированные фотонные приемники, такие как кремниевая фотоника (SiPh) или фотонные интегральные схемы на основе индия-фосфата (PIC), устраняют многие из этих паразитов путем монолитной интеграции фотодетектора, модулятора и даже TIA на одном чипе. Уменьшенная длина межсоединения сокращает задержку электрического распространения и улучшает целостность сигнала.

Совместно упакованная оптика, где оптический двигатель размещен непосредственно рядом с коммутатором ASIC, дополнительно уменьшает задержку, устраняя следы печатной платы, которые соединяют приемник с SerDes. Такие компании, как IEEE 802.3 За 10 км и OIF (Optical Internetworking Forum) , являются ведущими стандартами для совместно упакованной оптики, которые обещают сократить задержку интерфейса на сотни пикосекунд на ссылку. Для высокочастотных сетей каждая пикосекунда, сохраненная на интерфейсе приемника, уменьшает общую буферизацию, необходимую в сети.

Стратегии минимизации задержки в дизайне оптических приемников

Инженеры могут применять несколько конкретных методов для уменьшения задержки приемника без ущерба для других показателей производительности. Ниже приведены краткие проверенные стратегии, сгруппированные по области проектирования.

Оптимизация уровня компонентов

Выберите фотодетекторы с самым быстрым временем транзита для целевой скорости передачи данных. Унифотонные детекторы (например, UTC-PD) демонстрируют очень низкое время транзита (подпикосекунда) и идеально подходят для систем >100 Gbaud.

Минимизируйте входную емкость TIA, используя гетеропереходные биполярные транзисторы (HBT) с высоким fT и fmax. TIA с пропускной способностью 3-dB 70% от скорости бод может обеспечить достаточное оседание без пересечения.

Использовать ограничивающие усилители с низкой вариацией групповой задержки.Избегать многоступенчатых конструкций, если это абсолютно не требуется; каждая стадия добавляет приблизительно 10-20 ps задержки.

Интегрируйте CDR в эквалайзер пересылки, чтобы исключить время приобретения PLL. Приемники режима Burst для приложений с высокой чувствительностью к задержкам могут использовать архитектуру «никогда не блокировать», которая отбрасывает первые несколько битов, но достигает почти нулевого времени блокировки.

Архитектура и выбор системного уровня

Предпочитает прямое обнаружение по сравнению с когерентным обнаружением для звеньев, где спектральная эффективность не является ограничивающим фактором.В передней полосе 5G с радиусом действия 10 км IM/DD остается чемпионом по задержке.

Используют минимальный FEC и выбирают коды с низкой задержкой, такие как коды лестниц с короткой длиной блока (например, 64×64). В ткани центра обработки данных Apple M1 используется фирменный FEC с низкой задержкой, который добавляет только 50 нс.

Уменьшить сложность DSP с помощью адаптивных эквалайзеров, которые динамически отключают краны для каналов с низкой дисперсией. Эквалайзеры на основе машинного обучения могут обрезать количество кранов более чем на 50% без ухудшения частоты ошибок.

Используйте оптическое предварительное усилие усилителя (например, арбий-допинговый волоконный усилитель) на приемнике для улучшения SNR, тем самым позволяя более простые форматы модуляции и меньше этапов DSP.

Улучшения упаковки и межсоединения

Принять флип-чип связывание для фотоприемника к чипу TIA, снижая индуктивность провода связи до уровня ниже 50 рН. Это улучшает пропускную способность на >30% по сравнению с проводным связыванием.

Внедрить сквозные кремниевые пути (TSV) в PIC для вертикального подведения сигналов к упаковке, уменьшая длину следов и задержку.

Используйте низкопотери РЧ подложек (например, Rogers 4003) для модуля приемника, чтобы минимизировать диэлектрические потери, которые могут замедлить края сигнала и увеличить эффективную задержку из-за ISI.

Эти стратегии не являются взаимоисключающими; хорошо оптимизированный приемник часто объединяет несколько. Например, когерентный модуль 400 ZR, нацеленный на низкое время ожидания, может использовать UTC-PD, SiPh PIC с TSV, CDR с архитектурой пересылки и легкий FEC лестницы. Полученная задержка может быть ниже 500 нс, конкурентоспособна со многими ссылками прямого обнаружения.

Будущие тенденции: архитектуры приемников с ультранизкой задержкой

По мере того, как скорость передачи данных будет превышать 1 Тбит/с на длину волны, ограничения задержки будут еще больше сужаться. Исследователи изучают несколько перспективных направлений. Обнаружение на уровне фотонов с использованием однофотонных лавинных диодов (SPAD) теоретически может достичь нулевого времени мертвой фазы, но текущий дрожание SPAD (> 100 ps) ограничивает практическое использование. Резонансно-полосные фотодетекторы с чрезвычайно тонкими слоями поглощения могут сократить время прохождения до суб-0,5 ps, в то время как плазмонные фотодетекторы обещают работу на скоростях выше 500 ГГц с помощью горячего электронного впрыска.

С электронной стороны аналоговое выравнивание в сочетании с всеоптической обработки сигнала может полностью устранить DSP. Например, использование четырехволнового смешивания или кросс-фазной модуляции в нелинейных оптических волокнах для выполнения компенсации дисперсии до того, как фотодетектирование может избежать задержки, вызванной DSP. интегрированная микроволновая фотоника сообщество активно разрабатывает на чипе фильтры, которые могут выравнивать и восстанавливать время оптически, с общей задержкой менее 10 пс.

Растущее внедрение оптического коммутирования схем в высокочастотных сетях центров обработки данных также предъявляет новые требования к задержке приемника. Здесь приемник должен быстро блокировать поток данных, поступающих из другого источника без длинной преамбулы или тренировочной последовательности. Приемники в режиме Burst с быстрым автоматическим контролем усиления (AGC) и быстрым приобретением CDR стандартизируются группой ITU-T G.698.2 и OIF FlexEthernet . Эти приемники могут достигать блокировки менее чем в 10 нс, позволяя на длину волны переключение задержки ниже 1 мкс для оптического слоя.

Заключение

Оптическая конструкция приемника является основным детерминантом системной задержки в высокочастотных сетях. От времени транзита фотоприемника до глубины трубопровода DSP каждый компонент добавляет фракционную задержку, которой необходимо тщательно управлять. Выбирая подходящие материалы фотоприемника, оптимизируя электронный интерфейс, выбирая правильную архитектуру (прямое обнаружение против когерентного), и используя уравнивание с низкой задержкой и FEC, инженеры могут достичь сквозной оптической задержки в десятки наносекунд до низких микросекунд. По мере того, как требования сети растут, инновации в интегрированной фотонике, упакованной оптике и полностью оптической обработке будут продолжать продвигать границу задержки вниз. Для инженеров, строящих следующее поколение систем 5G и 6G, понимание этих компромиссов не является факультативным - это важно для доставки сверхнадежной связи с низкой задержкой, которую ожидает рынок.