Как эффективно интегрировать тестовые панели и функции отладки в сложные сборки Pcb
Введение в тестовые панели и функции отладки в сложных сборках ПХБ
Современная электроника требует все более плотных и высокопроизводительных печатных плат (PCBs). По мере того, как сжимаются подачки компонентов, повышаются скорости сигналов и увеличиваются слои платы, способность эффективно тестировать и отлаживать сборки становится критическим фактором успеха. Тестовые площадки и функции отладки не являются запоздалыми мыслями - они являются важными элементами проектирования для тестирования (DFT), которые непосредственно влияют на выход продукции, надежность поля и исправность. Эта статья предоставляет всеобъемлющее руководство по интеграции этих функций в сложные конструкции печатных плат, охватывающие все, от базовой геометрии колодки до передовых архитектур граничного сканирования.
Понимание тестовых падов: типы и функциональные роли
Испытательные площадки представляют собой проводящие посадки — обычно медные с поверхностной отделкой, такие как ENIG или HASL — которые обеспечивают электрический доступ к внутренним узлам без необходимости подключения. Они служат в качестве временных точек подключения для осциллографов, многометровых зондов, летающих зондов-испытателей или гвоздей-прицепов. В типичной сложной сборке испытательные площадки размещаются на критических рельсах питания, тактовых линиях, шинах данных и управляющих сигналах.
Стандартные тестовые пады
Стандартная испытательная площадка представляет собой круглую или квадратную медную площадку, обычно от 0,025 до 0,040" в диаметре. Для плат высокой плотности используются меньшие площадки (0,020" или даже 0,015"), часто в сочетании с микровизами. Площадка должна быть достаточно большой, чтобы вместить наконечник испытательного зонда, но достаточно маленькой, чтобы избежать вмешательства в каналы маршрутизации. Общее правило большого пальца заключается в поддержании зоны выдержки не менее 0,010" вокруг каждой площадки для предотвращения случайных шорт во время зондирования.
Via Test Pads
Во многих конструкциях, с помощью двойных в качестве тестовых точек. С помощью тестовой площадки является просто с помощью, которая остается незакрепленной и имеет открытое медное кольцо на верхнем или нижнем слое. Однако необходимо соблюдать осторожность: с помощью, используемой для маршрутизации сигнала, могут быть палаточные (маскированные) или заполненные с помощью, что делает их непригодными для зондирования. Дизайнеры должны явно обозначить определенные с помощью как тест с помощью , с большим кольцевым кольцом и без маскировки отверстие в маске припоя.
Тестовые колодки Array
Для досок, которые будут испытываться с помощью приспособления для ногтей, испытательные колодки часто располагаются в сетчатой решетке на нижней стороне. Массив может следовать шагу 0,100" или 0,050" для соответствия общим размерам штифта для испытательного крепления. Каждая панель в массиве должна быть четко настроена на узел, который она представляет, и маршрутизация должна избегать длинных заглушек, которые могут вызвать отражения сигнала во время высокоскоростного тестирования.
Проектирование для эффективной интеграции на высокоплотных платах
Интеграция тестовых площадок в сложную ПХД — часто с 12 или более слоями, слепыми и зарытыми прокладками и тонкого слоя BGA — требует тщательного планирования.
Стратегии размещения
Испытательные площадки должны размещаться там, где они обеспечивают наилучший доступ к сигналу с минимальным воздействием на маршрутизацию. Для силовых рельсов рекомендуется несколько испытательных площадок — одна возле выхода регулятора и одна возле нагрузки. Для высокоскоростных дифференциальных пар испытательные площадки обычно размещаются на выходе драйвера и входе приемника, с симметричными с помощью шаблонов для поддержания импеданса. Избегайте размещения испытательных площадок непосредственно над чувствительными аналоговыми схемами или шумными переключающими узлами, если только испытательный сигнал не изолирован.
В зонах раздувания BGA тестовые площадки часто размещаются на нижнем слое в тени BGA. Однако они должны быть тщательно разнесены, чтобы не мешать собственным прокладкам BGA. Обычная техника заключается в раздувании BGA до внутренних слоев, а затем выводе тестовых точек через специальные тестовые прокладки на периферии следа BGA.
Размер пада, пространство и открывание маски солдера
Международные стандарты Электротехнической комиссии (МЭК) и МПК содержат руководящие принципы для измерений испытательных площадок. Для ручного зондирования рекомендуется минимальный диаметр прокладки 0,030" . Для автоматизированного испытания летающих зондов приемлемы прокладки размером 0,015" при условии соответствия диаметра наконечника зонда. Пространство между соседними испытательными площадками должно составлять не менее 0,020" для предотвращения мостика зонда. Отверстия маски солдера должны быть точно диаметром прокладки (определение маски несолдера) для максимизации зоны контакта зонда.
Для досок, которые будут проходить несколько циклов переделки, испытательные площадки должны быть усилены с несколькими проходами во внутренние слои, снижая риск подъема подушки во время повторного зондирования. Добавление шаблона теплового рельефа к испытательным площадкам, подключенным к большим медным наливам, предотвращает проблемы с пайкой во время сборки, хотя для прокладок только для испытаний предпочтительно прямое соединение, чтобы избежать потенциального ухудшения сигнала.
Соображения целостности сигнала для размещения тестовых падов
Испытательные площадки вводят паразитную емкость и индуктивность, которые могут изменять поведение сигнала на высоких частотах. Каждая тестовая площадка создает небольшую заглушку — короткий отрезок следа, который простирается от основного сигнального пути до заглушки. Если длина заглушки превышает 1/10 длины волны времени подъема, это может вызвать отражения, звон и даже логические ошибки.
Чтобы смягчить эти эффекты, дизайнеры должны следовать этим рекомендациям:
- Сохраняйте длину заглушек менее 100 милс для сигналов с временем подъема ниже 500 ps. Для более быстрых сигналов (под-100 ps) рассмотрите возможность использования встроенных тестовых точек, таких как встраиваемая панель с микровиями.
- Использовать резистивное окончание на испытательной площадке, если она размещена на высокоскоростных часах или линии передачи данных. Резистор серии 50 Ом рядом с площадкой может ослаблять отражения.
- Избегайте цепочек для испытаний на одной и той же сетке; каждая площадка должна иметь свою ветку от основной линии, и ветка должна быть как можно короче.
- Установите испытательные площадки на внутренних слоях , когда сигналы должны проходить на большие расстояния. Такой подход снижает эффект заглушки, поскольку колодка является частью сквозной структуры, а не дополнительной ветвью.
Внедрение функций отладки: от JTAG до BIST
Помимо простых тестовых площадок, современные сложные сборки печатных плат получают преимущества от интегрированных функций отладки, которые позволяют полностью изолировать неисправности без физического доступа к каждому узлу.
Интерфейсы пограничного сканирования (JTAG)
IEEE 1149.1 (JTAG) является стандартом для тестирования цифровых ИС в замыкании. Добавляя порт JTAG - обычно TMS, TCK, TDI и TDO - дизайнеры могут получить доступ к каждому штифту совместимых устройств. Это особенно ценно для BGA и других пакетов высокой плотности, где физическое зондирование невозможно. Сложные сборки часто имеют несколько устройств JTAG с дейзи-цепью, создавая единый путь сканирования для всей платы. Дизайнеры должны обеспечить завершение цепочки JTAG и питание всех устройств во время тестирования.
При реализации JTAG рассмотрите возможность добавления дополнительных функций тестирования:
- Вариантный режим обхода , позволяющий проводить тестирование подмножества устройств.
- Заголовки JTAG со стандартной компоновкой штифта 2x5 (0,100′′) для соединения с зондом.
- Резисторы нажатия/вытягивания на линии сигналов JTAG для предотвращения плавающих входов во время отладки.
Для более продвинутой отладки стоит изучить расширение IEEE 1149.6 для сигналов, связанных с переменным током, и IEEE 1149.7 стандарта для уменьшения количества контактов. Эти стандарты позволяют проводить тестирование высокоскоростных интерфейсов сканирования границ, таких как PCIe, SATA и Ethernet.
Встроенный самотест (BIST)
Схемы BIST позволяют устройству тестировать себя автономно. Для устройств памяти MBIST (встроенный в память самотест) может проверять наличие застрявших неисправностей, сбоев связи и чувствительности к шаблонам. Для логических устройств логический BIST (LBIST) использует генераторы шаблонов на чипе и анализаторы сигнатур. При проектировании сложной сборки просматривайте таблицы данных для возможностей BIST и убедитесь, что BIST включит контакты доступны через тестовые панели или контроллер JTAG.
BIST особенно ценен для сборок, которые проходят диагностику в полевых условиях. Добавляя выделенный светодиод статуса BIST и кнопку нажатия на активацию теста, полевые специалисты могут быстро определить, находится ли сбой внутри устройства или внешней схемы.
Диагностические светодиоды и визуальные индикаторы
Простые светодиоды могут значительно ускорить отладку. Общие реализации включают:
- На каждом рельсе напряжения (например, 3.3V, 1.8V, 1.2V) установлен хороший индикатор мощности .
- Индикатор присутствия часов — моностабильный мультивибратор, приводящий в движение светодиод, который мигает, когда часы активны.
- Индикатор ошибок, приводимый в действие сторожевым таймером системы или логикой обнаружения неисправностей.
При размещении диагностических светодиодов убедитесь, что они видны с края платы и что их резисторы серии рассчитаны на ожидаемый ток вперед. Избегайте размещения светодиодов вблизи чувствительных к теплу компонентов, если рассеивание тепла не минимально.
Базовый проект для тестирования (DFT) Документация и протоколы
Даже самые лучшие тестовые площадки и функции отладки бесполезны, если сборочная команда не знает, как их использовать.
Документы о местоположении тестовой точки
Создайте подробную карту тестовых точек, в которой перечислены каждый доступный узел, его сетевое имя, его назначение (мощность, часы, данные и т. Д.), И его ожидаемое напряжение или форма волны. Включите указатели отсчета для каждого компонента, подключенного к узлу. Для больших сборок пронумеруйте тестовые панели в группах (например, T1-T100) и предоставьте номера тестовых площадок для таблицы, перекрестно ссылающиеся на сетевые имена. Этот документ должен жить в производственном пакете вместе с файлами Гербера.
Автоматизированное испытательное оборудование (ATE)
Если сборка будет испытана с помощью летающего зонда или приспособления для ногтей, работайте с инженером-испытателем на ранней стадии проектирования. Предоставьте нет-лист с координатами испытательной площадки (X, Y, вращение) и ожидаемыми условиями нагрузки. Для испытания летающего зонда убедитесь, что испытательные площадки не покрыты громоздкими компонентами, которые блокируют доступ к зонду. Для снаряжения ногтей убедитесь, что приспособление может физически достичь всех испытательных площадок и что толщина платы и высота компонентов позволяют надлежащим образом зарегистрировать.
Многие инструменты САПР теперь предлагают утилиты проверки DFT, которые автоматически отмечают недостаточное покрытие теста. Проведение этих проверок на нескольких этапах макета может предотвратить дорогостоящие редизайны. Следуйте рекомендациям в IPC-2221 для общих стандартов дизайна и проверьте возможности производителя для минимального размера и интервала между платформами.
Передовые методы тестирования и отладки
Поскольку сборки ПХД становятся более сложными, традиционного зондирования часто недостаточно. Следующие передовые методы дополняют испытательные площадки для более быстрого и точного обнаружения неисправностей.
Точки доступа Time-Domain Reflectometry (TDR)
TDR используется для определения разрывов импеданса в линиях электропередачи. Добавляя испытательные площадки на обоих концах критических высокоскоростных трасс, инженеры могут подключить прибор TDR и измерить профиль импеданса. Для достижения оптимальных результатов испытательные площадки TDR должны быть расположены у источника и нагрузки, а след не должен иметь ветвей между ними. Добавление специальной стартовой площадки TDR (сопланарная волноводная структура) может повысить точность измерения.
Встроенные логические анализирующие зонды
Некоторые FPGA и микроконтроллеры включают внутренний логический анализатор, который может захватывать внутренние сигналы и выводить их через специальный тестовый штифт. Путем маршрутизации нескольких критических сигналов для тестовых площадок (например, опорные часы PCIe, строб DDR или линия прерывания) инженеры могут запускать внутренний анализатор и наблюдать поведение системы в реальном времени. Это особенно полезно для периодических неисправностей, которые трудно поймать с помощью области.
Текущие контрольные точки
Проблемы целостности мощности являются общими в сложных сборках. Добавление небольших испытательных площадок по обе стороны сенсорного резистора (или непосредственно на плоскости мощности через соединение Кельвина) позволяет точно измерять ток. Используйте четырехпроводный шаблон испытательной площадки Кельвина , чтобы устранить ошибки сопротивления зонда. Разложите эти панели таким образом, чтобы силы и смысловые соединения были четко разделены.
Тепловые и механические соображения для испытательных падов
Испытательные площадки – это не только электрические элементы, они должны выдерживать механические и тепловые нагрузки во время испытаний и переделки.
Укрепление пада и сшивание через стежок
Повторное зондирование может вызвать расслоение прокладки, особенно на тонких досках (например, 0,062" или более тонких). Для повышения механической прочности окружите каждую прокладку двумя или тремя микровизами, соединяющими ее с внутренней плоскостью земли. Такое распределение механического напряжения препятствует подъему прокладки. Для прокладок на внешних слоях избегайте размещения их вблизи краев платы, где изгибающие напряжения являются самыми высокими.
Термическое управление во время соления
Испытательные колодки, которые соединены с большими медными наливами, могут действовать как радиаторы тепла во время рефлекторного процесса, вызывая холодные пайковые соединения на близлежащих компонентах. Используйте схему теплового рельефа (например, четыре широких галстука 0,010′′) на испытательных колодках, которые соединяются с плоскостями. Если испытательная колодка используется только для зондирования, а не для паяльных компонентов, допустимо твердое соединение, но следует знать о потенциальном тепловом воздействии во время ручной пайки самой испытательной колодки.
Конформное покрытие и гидроизоляция
Некоторые сложные сборки, особенно используемые в автомобильной или промышленной среде, после сборки должны быть покрыты соответствующим образом. Испытательные колодки должны быть замаскированы или выборочно покрыты, чтобы оставаться доступными. Работайте с производственной группой, чтобы определить «зону выдержки» для конформного покрытия вокруг каждой испытательной колодки. Альтернативно, используйте пробные штифтовые гнезда, которые нажимаются на доску после покрытия.
Лучшие практики для интеграции в масштабе
Наконец, рассмотрим более широкий контекст производственного тестирования. Следующие передовые методы гарантируют, что испытательные площадки и функции отладки не просто присутствуют, но эффективны на протяжении всего жизненного цикла продукта.
- План тестового доступа со схематической стадии. Проверка каждой сети, которая потребует тестирования во время подготовки прототипа, производственного испытания и полевого ремонта.Создать документ плана испытаний, который отображает каждую сеть на конкретный метод испытаний (ручный зонд, летающий зонд, граничный скан и т. д.).
- Использовать стандартные следы тестовых точек. Определить библиотеку следов тестовых площадок (например, TP 020 ROUND, TP 030 SQUARE) и повторно использовать их в разных конструкциях. Эта согласованность уменьшает ошибки в программировании испытательных приспособлений.
- Минимизируйте количество уникальных испытательных колодок. По возможности, объединяйте несколько сигналов в одну испытательную площадку через резистор или прыгун. Например, банк подтягивающих резисторов может совместно использовать общую испытательную площадку для напряжения подтягивания.
- Проверить покрытие тестов автоматизированными инструментами. Многие пакеты EDA включают в себя отчет о проверяемости, который показывает, какой процент сетей доступен. Цель — по меньшей мере 95% покрытия на критических сетях (мощность, часы, сброс, шины данных) и 80% на некритических сетях.
- Сотрудничайте с командой инженеров-испытателей. Привлекайте инженеров-испытателей к рассмотрению проекта, чтобы уловить такие проблемы, как заблокированные пути зонда, недостаточный зазор прокладки или противоречивые последовательности испытаний.
Заключение
Включение испытательных площадок и функций отладки в сложные сборки ПХД является стратегической инвестицией, которая окупается на протяжении всего жизненного цикла продукта - от проверки прототипа до объемного производства до обслуживания на местах. Понимая электрические, механические и тепловые требования этих функций и применяя принципы звукового проектирования для испытаний с самого начала, инженеры могут сократить время отладки, повысить выходную мощность и повысить надежность продукта. Руководящие принципы, представленные здесь, в сочетании с соблюдением отраслевых стандартов, таких как IEEE 1149.1 для общего проектирования - образуют надежную основу для достижения проверяемых, ремонтируемых и высококачественных сборок ПХД. JEDEC стандарты проверяемости предлагают дополнительное руководство для тестирования на полупроводниковом уровне, которое дополняет подходы на уровне платы.