Оценка энергопотребления декодеров Ldpc в мобильных и изотовых устройствах для устойчивой связи

Понимание декодеров LDPC и их роли в современных коммуникациях

Декодеры с низкой плотностью паритета (LDPC) лежат в основе коррекции ошибок в широком спектре систем связи, от мобильных сетей до миллиардов устройств Интернета вещей (IoT). Впервые введенные в 1960-х годах Робертом Галлагером, коды LDPC были вновь открыты в конце 1990-х годов и с тех пор стали краеугольным камнем современных беспроводных стандартов, включая 5G, Wi-Fi (802.11n / ac /ax), цифровое видеовещание (DVB-S2) и многие протоколы IoT, такие как LoRaWAN и NB-IoT.

Основная задача декодера LDPC состоит в том, чтобы восстановить исходные данные от принятого сигнала, который был поврежден шумом, помехами или угасанием. Он делает это путем итеративного обмена вероятностными сообщениями между переменными узлами и контрольными узлами в разреженном двухстороннем графе. Этот итеративный процесс, в то время как высокоэффективный для достижения почти предельных характеристик Шеннона, является вычислительно интенсивным. Для мобильных устройств и устройств IoT, которые работают на ограниченной емкости батареи, эта вычислительная нагрузка напрямую переводится в потребление энергии - критическое ограничение, которое должно управляться для устойчивого и практического развертывания.

Ландшафт энергопотребления для декодеров LDPC

Потребление энергии в декодерах LDPC — это не единый показатель, а сложное взаимодействие разработки алгоритмов, реализации аппаратного обеспечения и условий эксплуатации. В мобильных устройствах с питанием от батареи каждый миллиджоуль, сохраненный при декодировании, может продлить время разговора, увеличить срок службы батареи или уменьшить размер необходимой батареи. Для датчиков IoT, развернутых в отдаленных местах, энергоэффективность напрямую определяет интервалы обслуживания, стоимость системы и воздействие на окружающую среду.

Почему энергия важна для мобильных устройств и IoT-устройств

Мобильные телефоны должны сбалансировать пропускную способность декодирования в реальном времени — часто в сотнях мегабит в секунду — с тепловыми ограничениями и временем автономной работы. Плохо оптимизированный декодер LDPC может привести к тому, что процессор нагревается, дроссельная производительность или разряжает батарею в два раза быстрее при слабых сигнальных условиях. Устройства IoT, с другой стороны, часто проводят большую часть своего времени в глубоком сне, бодрствуя только для передачи или приема небольших пакетов. Для этих устройств энергия на декодированный бит должна быть исключительно низкой, так как даже скромные затраты энергии во время активных окон приема могут доминировать в общих энергетических бюджетах.

Ключевые факторы, влияющие на потребление энергии

• Сложность алгоритма и реализация: Основные алгоритмы декодирования — распространение убеждений, мин-сумма, офсет мин-сумма — имеют разные вычислительные требования. Более точные алгоритмы требуют больше операций многократного накопления на итерацию, увеличивая энергию.
• Архитектура и эффективность аппаратного обеспечения: Выбор между процессором общего назначения, DSP, FPGA или ASIC оказывает огромное влияние на энергию на декодированный бит. ASIC могут быть оптимизированы для конкретной структуры кода, уменьшая бесполезную активность переключения.
• Декодирование итераций: Декодерам LDPC обычно требуется от 5 до 50 итераций для конвергенции. Каждая итерация потребляет фиксированную стоимость энергии; методы раннего прекращения могут сэкономить значительную энергию, когда декодер сходится рано.
• Параметры кода: Более длинные блоки и более высокие скорости кода увеличивают сложность декодера и частоту доступа к памяти, непосредственно повышая потребление энергии.
• Условия канала: В шумных средах декодер должен работать усерднее — больше итераций — для исправления ошибок, увеличивая энергию на кадр. Поэтому необходимы адаптивные схемы, которые корректируют усилия по декодированию на основе качества сигнала.

Количественное потребление энергии декодерами LDPC

Для проектирования энергоэффективных декодеров инженерам нужны точные модели и измерения. Мощность обычно анализируется на нескольких уровнях: на алгоритмическом уровне (среднее количество операций на декодированный бит), на уровне микроархитектуры (переключение активности, доступ к памяти) и на уровне устройства (напряжение питания, тактовая частота, утечка).

Алгоритмическая сложность vs энергия

Алгоритм распространения убеждений (BP), также известный как алгоритм суммарного продукта, предлагает лучшую производительность коррекции ошибок, но является вычислительно интенсивным. Каждая итерация требует большого количества гиперболических касательной вычислений (для обновлений контрольных узлов), которые являются дорогостоящими как в аппаратной логике, так и в мощности. Напротив, алгоритм минимальной суммы упрощает работу контрольного узла до простой операции мин, уменьшая как площадь кремния, так и динамическую мощность на 30-50% за счет слегка ухудшенной производительности ошибки. Нормализованная мини-сумма компенсирует эту деградацию с помощью масштабирующего фактора, добавляя незначительные затраты при восстановлении большей части производительности. В документе IEEE 2020 года по декодерному моделированию энергии LDPC установлено, что переключение с плавающей точки BP на фиксированную точку мин-сумма может уменьшить энергию на бит до 4× для той же пропускной способности. (]IEEE транзакции на схемах и системах I

Коммерческие компромиссы по внедрению аппаратного обеспечения

Аппаратные платформы, выбранные для декодирования LDPC, оказывают глубокое влияние на потребление энергии:

• ЦП общего назначения: Гибкость, но высокая энергия из-за извлечения инструкций, ошибок в файлах реестра и кэше. Подходит только для низкопроизводительных или прототипирующих устройств.
• GPU: Высокая пропускная способность, но часто энергонеэффективная для непрерывного декодирования с низкой задержкой. Типичные ничьи мощности 100-300 Вт делают их непригодными для мобильных устройств.
• FPGAs: Перенастраиваемые, обеспечивающие хороший баланс производительности и мощности, если конструкция оптимизирована для устройства.Однако динамическая мощность всё ещё может быть на 2-5× выше эквивалентной ASIC для той же пропускной способности.
• ASICs: Золотой стандарт для устройств с ограниченными энергопотреблением.Устраняя ненужное переключение, используя пользовательские блоки памяти и используя маломощные процессы CMOS, декодеры ASIC LDPC достигают энергоэффективности до 1-10 пикожоулей на бит в продвинутых узлах (например, 28 нм, 7 нм).

Многие современные мобильные SoC включают выделенные блоки ускорителей LDPC для 5G NR, достигая энергоэффективности ниже 5 pJ / бит при максимальной пропускной способности. Комплексное исследование, опубликованное в IEEE Communications Surveys & Tutorials , сравнило более 40 декодерных чипов LDPC и пришло к выводу, что полностью параллельные конструкции ASIC предлагают лучшую энергоэффективность, в то время как частично параллельные или последовательные архитектуры могут уменьшить площадь за счет более высокой энергии за бит. IEEE Communications Surveys & Tutorials

Стратегии энергоэффективного LDPC-декодирования

Сокращение энергопотребления в декодерах LDPC требует многогранного подхода, охватывающего оптимизацию оборудования, алгоритмические инновации и адаптационные системы. В следующих разделах подробно описаны наиболее эффективные методы, используемые на практике и в исследованиях.

Техники оптимизации оборудования

Современный низкомощный декодер LDPC использует несколько ключевых методов:

• Параллельные архитектуры обработки: Полностью параллельные декодеры, которые инстанцируют все переменные и проверяют узлы в логике, могут достигать высокой пропускной способности с низкой задержкой, но они страдают от высокой перегруженности маршрутизации и статической мощности.Частично параллельные архитектуры, которые повторно используют меньшее количество блоков обработки через несколько узлов, уменьшают площадь и мощность утечки, что делает их более подходящими для IoT.
• Дизайн, учитывающий память: Декодирование LDPC требует частого чтения и записи промежуточных сообщений. Использование однопортовых вместо двухпортовых воспоминаний, сокращение бит-ширин посредством квантования и реализация многобанковского банкинга для минимизации коммутационной активности может сэкономить 20-40% энергии декодера. Некоторые проекты даже встраивают логику обработки непосредственно в массивы SRAM (компьютер в памяти) для устранения энергии перемещения данных.
• Часовое паттернирование и паттерн питания: Многие элементы обработки простаивают во время частей временной шкалы декодирования (например, во время обработки контрольного узла, когда переменные узлы простаивают). Часовое паттернирование применяет мелкозернистый сигнал отключения к регистрам и логике, сокращая динамическую мощность. Силовое паттернирование с регистрами удержания отключает подачу к неиспользуемым блокам для устранения утечки в периоды простоя.
• Напряжение и частотное масштабирование (DVFS): Адаптивное масштабирование напряжения на основе требований к пропускной способности или качеству канала может уменьшить энергию квадратично с напряжением. Например, когда условия канала хороши, декодер может сходить в меньшее количество итераций и работать при более низком напряжении.

Алгоритмические инновации

Сокращение вычислительной нагрузки без ущерба для производительности исправления ошибок является основным направлением исследований. Широко используются несколько алгоритмических уточнений:

• Мин-сумма и её варианты: Как уже упоминалось, мин-сумма упрощает обработку контрольных узлов. Нормализованные мин-сумма и смещенная мин-сумма вводят постоянный или адаптивный масштабирующий фактор для приближения к производительности BP. Эти алгоритмы доминируют в энергосдержанном оборудовании, поскольку устраняют умножение и таблицы поиска.
• Слоеное декодирование (также называемое передачей сообщения с турбо-декодированием): вместо того, чтобы обновлять все узлы проверки параллельно, многоуровневое декодирование обновляет один слой (подмножество строк) за раз, используя самую последнюю информацию о переменных узлах. Это уменьшает доступ к памяти и ускоряет конвергенцию, часто сокращая требуемые итерации на 2–3× для той же производительности. Исследование в IEEE Journal of Solid-State Circuits продемонстрировало декодер 5G LDPC с использованием многоуровневого декодирования, достигающего 0,83 pJ/bit при 1,2 Гбит. IEEE Journal of Solid-State Circuits
• Методы раннего прекращения : Прекратить итерацию на ранней стадии, когда проходит проверка на синдром (т.е. все проверки четности выполнены). Для высоких соотношений сигнал-шум декодер может сходится в 2–3 итерациях вместо максимальных 20. Простое терминирование на основе синдрома добавляет минимальную аппаратную стоимость и может снизить среднюю энергию на кадр на 40–60% в типичных условиях.
• Сниженная точность и неоднородное квантование: Использование 4-битных или 5-битных представлений с фиксированной точкой вместо 8-битных уменьшает как размер памяти, так и логическую сложность. Неоднородное квантование, где меньшие квантовые величины используются для малых величин, может достигать почти плавающей производительности с разрешением 3-4 бита.

Адаптивные и реконфигурируемые подходы

Поскольку условия канала, требуемые скорости передачи данных и уровни батареи динамически меняются, декодеры с одним размером расходуют энергию. Адаптивные декодеры корректируют такие параметры, как количество итераций, рабочее напряжение или даже сам алгоритм декодирования в режиме реального времени:

• Управление итерацией на основе мягкой информации: Декодер может контролировать надежность декодированных битов (например, средняя величина коэффициента вероятности логарифмического соответствия) и останавливаться рано, если надежность высока.
• Алгоритм переключения: Декодер может начинаться с полного алгоритма BP для начального декодирования с высоким спросом, а затем переключаться на мин-сумму после конвергенции для экономии энергии, или использовать мин-сумму для каналов с низким уровнем шума и BP только при необходимости.
• Кодовая скорость и длина блока реконфигурация: Многие современные протоколы позволяют динамические изменения параметров кода. Аппаратное обеспечение декодера должно эффективно поддерживать несколько структур кода. Конструкции, которые используют гибкую сеть маршрутизации или перенастраиваемые блоки контрольных узлов, могут отменять пропускную способность для энергии на лету.

Тематические исследования и влияние реального мира

Понимание того, как эти стратегии применяются на практике, проясняет путь к устойчивому общению.

Мобильный LTE/5G: балансировка пропускной способности и срока службы батареи

В 5G New Radio (NR) коды LDPC используются для каналов передачи данных. Спецификация 3GPP определяет семейство кодов с постепенным резервированием, требуя от декодера эффективного управления диапазоном длин блоков и скорости кода. Коммерческие модемы 5G от таких поставщиков, как Qualcomm, MediaTek и Samsung, используют пользовательские ядра ускорителей LDPC, которые сочетают многоуровневое декодирование, раннее завершение и DVFS. Типичный базовый диапазон 5G потребляет около 0,5-1 Вт во время активной передачи данных, причем декодер LDPC потребляет примерно 10-20% от этого. Оптимизация, которая снижает энергию декодера на 30%, приводит к экономии 60-120 мВт — скромная, но значительная в контексте батареи телефона 4000 мАч. Для растущего числа спутниковых и неземных сетевых соединений, где соотношение сигнал-шум может быть очень низким, энергоэффективное декодирование становится еще более критическим.

IoT и LPWAN: требования к мощности

IoT-устройства на основе LoRa, NB-IoT или LTE-M используют LDPC-подобные коды (часто структурированные LDPC или сверточные коды) для расширения диапазона при низких скоростях передачи данных. Для датчика с питанием от батареи, который отправляет один пакет в час, приемник должен иметь возможность декодировать длинный преамбулированный сигнал с очень низкими накладными расходами. Уникальные проблемы включают обработку очень длинных блоков (для распространения усиления) и чрезвычайно низких тактовых частот. Многие конструкции используют последовательные или полупараллельные декодеры LDPC, которые могут работать при нескольких десятках килогерц, потребляя микроамперы тока. В статье в IEEE Internet of Things Journal описан LoRa-совместимый декодер LDPC, который достигает 0,2 нДж/бит при пропускной способности 2 кбит, что позволяет непрерывно работать в течение многих лет на батарее монетной ячейки. IEEE Internet of Things Journal [[F