Передовые методы для уменьшения диафрагмы джиттера при высокоскоростном приобретении данных

Оригинальное название: Aperture Jitter: The Basics

Джиттер диафрагмы — также известный как неопределенность диафрагмы — является случайным изменением в моменте отбора проб аналого-цифрового преобразователя (ADC) или схемы выборки и удержания. В высокоскоростных системах сбора данных даже пикосекунды неопределенности времени могут искажать приобретенный сигнал, что приводит к ухудшению отношения сигнал-шум (SNR), уменьшению динамического диапазона без ложных шумов (SFDR) и более низкому эффективному количеству битов (ENOB). По мере того, как полосы пропускания системы толкаются в диапазон гигагерца, негативные эффекты джиттера диафрагмы становятся доминирующим ограничителем производительности, часто превосходя тепловой шум или ошибки квантования.

Понимание джиттера важно, потому что оно устанавливает жесткий пол на достижимой точности. В отличие от шума квантования, джиттер не улучшается с более высоким разрешением; он напрямую устраняет скорость потока входного сигнала в ошибки напряжения. Соотношение простое: ошибка времени Δt на синусоидальном входе частоты f создает ошибку напряжения примерно равную 2πf·A·Δt (где А является амплитудой). Следовательно, удвоение частоты сигнала удваивает ошибку напряжения для того же самого джиттера, делая высокочастотные каналы особенно уязвимыми.

Корневые причины диафрагмы Jitter

Джиттер диафрагмы происходит из нескольких источников в системе:

Влияние на отношение сигнал/шум (SNR) и ENOB

Теоретическая SNR идеального ADC ограничена шумом квантования: 6,02N + 1,76 дБ. Однако, когда присутствует джиттер диафрагмы, достижимая SNR для полномасштабного синусоида на частоте f дается:

SNR jitter = 20·log10(1/ (2π·f·σ]t) (где σt — это джиттер RMS в секундах).

Это уравнение показывает, что для данного значения джиттера существует максимальная частота, за которой в SNR преобладает джиттер, а не квантование или тепловой шум. Например, ADC с джиттером RMS 1 ps имеет SNR около 64 дБ при 100 МГц, но только 44 дБ при 1 ГГц. Практический вывод заключается в том, что даже 16-битный ADC может доставлять гораздо меньше эффективных битов на высоких входных частотах, если его образцы часов недостаточно чисты. Дизайнеры должны рассматривать джиттер диафрагмы как системное ограничение первого порядка из самых ранних архитектурных решений.

Основные методы сокращения джиттера

Наиболее эффективный подход к уменьшению джиттера диафрагмы заключается в разработке часов и сигнального пути с особой тщательностью. Никакое количество постобработки не может полностью восстановить данные, поврежденные большим джиттером, поэтому смягчение на аппаратном уровне имеет первостепенное значение.

Выбор и характеристика источника часов

Выбор правильного осциллятора часов является первым шагом. Спецификации для изучения включают фазовый шум (в дБк/Гц при конкретных смещениях) и интегрированный джиттер (поверх типичной полосы частот от 10 кГц до 20 МГц). Для приложений с ультранизким джиттером кристаллические осцилляторы с управлением духовкой (OCXO) обеспечивают отличную стабильность, с интегрированными значениями джиттера ниже 50 fs RMS. Осцилляторы поверхностной акустической волны (SAW) предлагают низкий фазовый шум на высоких фундаментальных частотах, но могут иметь более высокое энергопотребление. Для лучшей производительности соедините осциллятор с выделенным буфером с низким джиттером, который не повторно вводит шум.

Всегда проверяйте характеристики джиттера в реальных условиях работы: колебания напряжения питания и температуры могут значительно ухудшить джиттер генератора. Используйте осциллограф с высокой пропускной способностью в реальном времени или специальный анализатор фазового шума для измерения джиттера часов на входе часов ADC , а не только на выходе осциллятора. Путь распределения часто добавляет десятки к сотням фемтосекунд джиттера.

Низкое распределение часов

Сеть распределения часов должна поддерживать целостность сигнала от осциллятора до ADC. Предпочитают дифференциальную сигнализацию , такую как LVDS (дифференциальная сигнализация низкого напряжения) или HCSL (логика управления током высокого напряжения) по одноконцовым часам CMOS. Дифференциальные сигналы гораздо менее восприимчивы к шуму в обычном режиме и производят более низкие электромагнитные помехи (EMI). Используйте контролируемые следы импеданса, минимальные проходы и сопоставленные длины, чтобы избежать искажения или перекоса рабочего цикла.

Для систем с несколькими АЦП общий источник часов с выделенным буферным деревом - каждый буфер с собственным малошумным LDO - обеспечивает синхронизацию и минимизирует накопление джиттера. Избегайте каскадных логических вентилей общего назначения (например, инверторов) в качестве буферов часов; они вводят джиттер от неопределенности порога логики. Вместо этого используйте устройства точного вентиляции часов, которые предназначены для низкого аддитивного джиттера (обычно ниже 20 fs RMS).

PCB-раскладка и защита лучших практик

Физическая планировка может либо сохранить, либо разрушить тщательно разработанный тактовый путь. Следуйте этим рекомендациям:

Продвинутые архитектуры часов

Когда фундаментальных методов недостаточно, например, в осциллографах с пропускной способностью в несколько ГГц или высокоскоростных приемниках связи, передовые тактовые схемы обеспечивают дополнительное подавление джиттера.

Jitter Cleaning Phase-Locked Loops (PLLs) (недоступная ссылка)

Очистка от джиттера PLL использует высококачественный низкочастотный эталон (обычно чистый кристалл) для стабилизации низкофазного генератора с контролируемым напряжением (VCO), который генерирует высокоскоростные часы выборки. Полоса пропускания петли PLL выбрана для ослабления высокочастотного фазового шума эталонного осциллятора при фильтрации низкочастотного шума VCO. Современные интегрированные решения PLL + VCO могут достигать интегрированного джиттера с частотой менее 50 fs, предлагая широкий диапазон настройки частоты.

Ключевые соображения проектирования: компоненты фильтра петли должны быть низкотемпературными (конденсаторы NPO/C0G) и располагаться близко к чипу PLL. Полоса пропускания петли должна быть установлена намного ниже первой ложной модуляции, чтобы избежать пикового колебания. Некоторые PLL включают синтез дробного N для блокировки на более низкой исходной частоте без создания чрезмерного шума фазы в полосе - однако дробные шпоры должны тщательно управляться с помощью дизергирующих или высокопорядковых модуляторов сигма-дельта.

Синхронизация с использованием задержек (DLL)

DLL выравнивают часы образца к краю входного сигнала в реальном времени, уменьшая относительные ошибки времени. В отличие от PLL, DLL не умножают тактовую частоту; они настраивают задержку переменной линии задержки. В многоканальных системах мастер DLL может распределять выровненные часы с низким джиттером на несколько ADC, обеспечивая одновременную выборку даже по длинным дорожкам платы. DLL также используются внутри высокоскоростных ADC, чтобы точно контролировать время переключения образца по процессу, напряжению и температурным колебаниям.

Для расширенного устранения джиттера некоторые конструкции сочетают быстрый аналоговый DLL с цифровым циклом оценки ошибок времени (например, алгоритмом, основанным на корреляции). Аналоговый цикл корректирует грубую задержку, в то время как цифровой цикл тонко настраивает фазу часов на основе измеренных ошибок выборки - эффективно реализуя гибридный компенсатор джиттера с замкнутым контуром.

Совместная выборка и синхронизация образцовых часов

Когерентная выборка представляет собой метод, в котором выборочная тактовая частота является целым числом, кратным частоте входного сигнала, деленным на размер буфера, что делает окно выборки точно периодическим. При сохранении когерентных отношений ошибки, вызванные дрожанием, появляются в виде фиксированных шумовых полей, а не случайного шума, который может быть легче удалить с помощью цифровой обработки. Однако поддержание когерентности через частотные развертки или в многотоновых системах является сложной задачей и часто требует гибкого по частоте PLL, который отслеживает входной сигнал.

В массивах ADC с временным интервалом относительное дрожание между каналами (искажение) так же важно, как и абсолютное дрожание. Выделенные схемы калибровки ската, использующие как DLL на кристалле, так и измерение времени вне кристалла, могут уменьшить несоответствия времени канала к каналу до менее 100 fs, что позволяет массивам работать как один эквивалентный ADC с пропорциональной пропускной способностью.

Постконверсионные методы цифровой коррекции

В то время как аппаратные средства формируют первую линию защиты, цифровая обработка сигналов может дополнительно уменьшить остаточные эффекты джиттера. Эти методы особенно ценны при модернизации существующих систем или когда аппаратные ограничения препятствуют сверхнизкому джиттеру.

Интерполирование и повторная выборка домена времени

Если джиттер в основном случайный и не коррелирует с сигналом, то для измерения фактического времени приобретения каждого образца может использоваться высокоточный преобразователь времени к цифровым (TDC). Последующая операция реконструкции затем повторно пробует неоднородно полученные точки на однородную сетку с использованием ограниченной по диапазону интерполяции (например, интерполяции синхронного или полиномиальной интерполяции Лагранжа). Этот метод может восстановить потери SNR нескольких дБ при условии, что разрешение TDC лучше, чем само джиттер. Для достижения наилучших результатов используйте TDC с <1 ps RMS resolution и низким временем мертвой передачи, так что каждый образец ADC имеет временную метку.

Восстановление выборки является вычислительно дорогостоящим, поэтому в реализациях в реальном времени часто используются алгоритмы быстрого приближения, такие как кубическая интерполяция или оконные фильтры sinc.Выделенное ускорение FPGA или GPU может быть необходимо для многоканальных систем, работающих на сотнях мегасхем в секунду.

Адаптивный фильтр для компенсации шума, вызванного джиттером

Когда джиттер соотносится с входным сигналом (например, через рябь питания или детерминированный перекрестный контакт), адаптивный фильтр может узнать возмущение и вычесть его. Общий подход заключается в введении известного калибровочного тона и измерении боковых полос, индуцированных джиттером, в частотной области. На основе этих измерений фильтр FIR или IIR предназначен для подавления шпор по всей интересующей полосе. Этот метод хорошо работает для периодического джиттера, который повторяется с входным сигналом или с делителем часов.

Для случайного джиттера адаптивная фильтрация менее эффективна, поскольку шум не коррелирует; однако фильтр Винера, применяемый через блок данных, может уменьшить дисперсию шума, если полоса пропускания сигнала ограничена.

Системные подходы

Уменьшение джиттера диафрагмы связано не только с часами — вся сигнальная цепь способствует. Системные архитекторы могут использовать стратегии, которые распределяют или усредняют ошибки в нескольких конверсиях.

Средняя и скользящая средняя

Переборка входа по фактору K и применение фильтра скользящей средней снижает общую мощность шума (включая шум, вызванный трением) по фактору K0.5 (для белого шума). (для белого шума).[FLT][[FLT]][[FLT]]

Практическое руководство: если содержание частоты входного сигнала значительно ниже скорости Nyquist ADC, избыточная выборка плюс усреднение - это простой и недорогой метод смягчения дрожания, который не требует специального оборудования часов.

Многоканальные системы и фазовое несоответствие

Связанные с временем множественные ADC для увеличения скорости агрегирования выборки создают новые проблемы джиттера: каждый интерливидный канал может иметь разное искажение часов и разное джиттерное джиттерное расстояние. Фазовое несоответствие между каналами появляется как пространственное неоднородность выборки, эффективно создавая большое детерминированное джиттер, который может быть откалиброван с использованием синусоидальной ссылки. Большинство современных интерливидных передних ADC включают в себя DAC с регулировкой на чипе, которые запрограммированы во время запуска. Кроме того, слепые алгоритмы калибровки - с использованием автокорреляции выходных данных - могут адаптивно минимизировать межканальные несоответствия времени без обучающего сигнала.

При проектировании таких систем используют один главный буфер с согласованными задержками выходной фазы для каждого ADC. Сохраняйте длины маршрутизации равными в пределах 1 мм на канал. Используйте устройства с выключателем часов с низким джиттером, которые определяют перекос канала в канал (обычно <50 ps). После изготовления измеряйте и исправляйте остаточные ошибки синхронизации с использованием встроенных функций калибровки или внешнего компенсатора перекоса на основе FPGA.

Измерение и валидация диафрагмы Jitter

Точные измерения джиттера необходимы для проверки соответствия конструкции спецификациям и для диагностики оставшихся источников ошибок. Существуют два взаимодополняющих подхода: анализ временной области и частотной области.

Измерения по временной области

Осциллограф с высокой пропускной способностью в реальном времени (≥20 ГГц) с низким внутренним джиттером может непосредственно измерять неопределенности времени образца. Альтернативно, TDC с высоким разрешением обеспечивает субпикосекундную точность времени для измерений от края до края. Для характеристики джиттера ADC применяйте полномасштабный синусоидальный тон на известной высокой частоте и захватывайте выходные данные ADC. Выполните гистограмму значений кода или вычислите ошибку RMS из идеальной синусоидальной посадки. Джиттер затем извлекается с использованием отношения σ t = σ / (2πfA), где σ является остаточным стандартным отклонением после удаления квантования и теплового шума.

Будьте осторожны: собственная квантование ADC и тепловой шумовой пол ограничивают минимальное измеримое джиттер. Для джиттера ниже 0,5 пс амплитуда сигнала должна быть большой, а входная частота должна быть достаточно высокой, чтобы ошибка, вызванная джиттером, доминировала над другими источниками шума. Используйте генератор сигнала с низким фазовым шумом и очень чистый источник питания для ADC во время тестирования.

Анализ частотных доменов (фазовый шум и спектр джиттера)

Измерения фазового шума образцовых часов с использованием специального анализатора фазового шума обеспечивают непосредственно интегрированное джиттер. Спектральная плотность мощности джиттера получена из однополосного (SSB) фазового шума L(f) через интеграл:

σt = (1/(2πf0)] * sqrt(2 ⁇ L(f) df)

где L(f) находится в линейных единицах и интегрирован в интересующий диапазон частот смещения (обычно от 10 Гц до 20 МГц для систем связи или выше для быстрых часов ADC). Анализ частотной области имеет преимущество в идентификации источников джиттера: шпоры на различных частотах смещения указывают на детерминированный джиттер от ряби или перекрестного напряжения питания, которые затем могут быть нацелены на фильтрацию или изменения компоновки.

Для полной системной оценки измеряют выходной спектр АЦП при приводе в движение чистым сигналом. Боковые полосы вокруг тона несущей выявляют продукты модуляции, индуцируемые джиттером. Общее джиттерное состояние можно оценить, интегрируя мощность этих боковых полос относительно несущей. Этот метод неинвазивный и может быть выполнен только с FFT данных АЦП.

Выводы и практические рекомендации

Джиттер диафрагмы — неизбежное физическое явление, которое все больше доминирует в производительности сбора данных на высоких пропускных способность. Смягчение его требует многоуровневого подхода: источники низкофазных часов, тщательное распределение и изоляция, продвинутая тактовая система PLL / DLL и дополнительная цифровая коррекция. Ни одна техника не является достаточной; лучшие результаты приходят из целостного дизайна, где тактовому пути уделяется столько же внимания, сколько аналоговому входному пути.

Для немедленного улучшения существующих конструкций начните с оценки общего бюджета джиттера: измерение фазового шума часов на входе ADC, вычисление его вклада в SNR и сравнение со спецификациями спецификаций данных. Часто простой заменой буфера часов или более чистым LDO может дать улучшение SNR 2-3 дБ на высоких частотах. Для новых конструкций инвестируйте время в инструменты моделирования (например, ADS или SPICE для шума часов) для прогнозирования джиттера перед изготовлением. Используйте дифференциальное наведение часов, ссылки на твердую почву и тщательно подобранные сети разъединения. Наконец, проверьте дизайн с измерениями джиттера как во времени, так и в частотном домене в условиях эксплуатации.

Рассматривая джиттер диафрагмы как критический системный параметр, а не просто запоздалую мысль, инженеры могут подтолкнуть высокоскоростные системы сбора данных к их истинному потенциалу, захватывая сигналы с точностью, которая требуется современным приложениям.