Table of Contents

Семейства цифровой логики образуют фундаментальные строительные блоки всех современных электронных систем. Семейство логики представляет собой стандартизированный набор технологий, используемых для реализации цифровых логических ворот (И, ИЛИ, НЕ и т. Д.) и более сложных схем, таких как шлепанцы, счетчики и процессоры. Выбор семейства логики непосредственно влияет на скорость, потребление энергии, шумовой иммунитет и стоимость цифрового дизайна. Три классических семейства - Transistor-Transistor Logic (TTL), Complementary Metal-Oxide-Semiconductor (CMOS) и Emitter-Coupled Logic (ECL) - широко изучались и использовались в течение десятилетий. Понимание их принципов внутренней схемы, электрических характеристик и практических компромиссов имеет важное значение для любого инженера или студента, работающего с цифровой электроникой.

Транзисторно-транзисторная логика (ТТЛ)

TTL был представлен Texas Instruments в 1960-х годах и быстро стал доминирующим логическим семейством для схем среднемасштабной интеграции (MSI) и маломасштабной интеграции (SSI). В качестве первичных переключающих элементов он использует биполярные транзисторы перехода (BJTs). Стандартный TTL-затвор состоит из входного транзистора с несколькими эмиттерами, транзистора с фазовым сплиттером и выходной стадии тотемного полюса. Многоэмиссионный транзистор позволяет реализовать функции NAND и AND с минимальным количеством компонентов. Выход тотемного полюса обеспечивает активное подтягивание и вытягивание, придавая TTL хорошую выходную способность привода.

Уровень напряжения и шумовая маржа

Для стандартного TTL-затвора (например, серии 7400) гарантированные уровни выходного напряжения:

  • VOH (выпускной максимум) ≥ 2,4 В (обычно 3,4 В при легкой нагрузке)
  • VOL (низкий выход) ≤ 0,4 V
  • VIH (входной максимум ≥ 2,0 V)
  • VIL (входной низкий) ≤ 0,8 V

Пороги входного напряжения обеспечивают помеховой предел 0,4 В для обоих логических состояний. Это достаточно для многих применений, но может быть ограничением в шумных промышленных средах.

Скорость и потребление энергии

Стандартное подсемейство TTL (74LS) имеет типичную задержку распространения около 9-10 нс на затвор и рассеивание мощности около 2 мВт на затвор (при 5 В питании). Более быстрые подсемейства, такие как 74S (Schottky), используют зажатые транзисторы Schottky для сокращения времени хранения, достигая задержек 3-4 нс, но с более высокой мощностью (20 мВт / затвор). 74AS (Advanced Schottky) и 74ALS (Advanced Low-Power Schottky) еще больше улучшили компромисс. TTL работает от одного источника 5 В, что делает его совместимым со многими устаревшими системами.

Вентилятор и взаимодействие

Стандартный TTL-затвор может приводить в движение до 10 стандартных нагрузок TTL (отклонение от 10) без внешних буферных цепей. Однако входной ток для TTL-затвора является значительным: логическое низкое вводное требование тока источника (обычно 1,6 мА), в то время как высокое вводное требование тока погружения (40 мкА). Это означает, что для управления TTL-затвором от выхода CMOS может потребоваться подтягивающий резистор для обеспечения высокого напряжения, соответствующего порогу 2,0 В.

Приложения и преимущества

TTL остается в использовании в образовательных целях, в устаревших системах и в приложениях, где уже доступен запас 5 В. Он прочный, относительно невосприимчивый к электростатическому разряду (ESD) по сравнению с ранними CMOS, и его выходная прочность привода полезна для привода светодиодов, реле и других дискретных компонентов. Однако TTL в значительной степени был заменен CMOS в современных конструкциях из-за превосходной энергоэффективности последнего.

Для дальнейшего чтения см. Texas Instruments TTL Logic Data Book и Wikipedia article on TTL.

Комплементарный металлооксид-полупроводник (CMOS)

Технология CMOS использует комплементарные пары p-канальных и n-канальных полупроводниковых полевых транзисторов (MOSFET) для реализации логических функций. Его ключевым преимуществом является чрезвычайно низкое статическое энергопотребление, поскольку один транзистор в каждой паре всегда выключается, когда логическое состояние стабильно. Это делает CMOS доминирующей технологией практически для всех современных цифровых интегральных схем, от микропроцессоров до FPGA и микросхем памяти.

Внутренняя структура и операция

Базовый инвертор CMOS состоит из pMOS транзистора (pull-up) и nMOS транзистора (pull-down). Когда вход низкий (0 V), pMOS включается и nMOS выключается, вытягивая выход к VDD. Когда вход высокий (VDD), nMOS включается и pMOS выключается, вытягивая выход к земле. Поскольку нет прямого пути между VDD и землей в любом стабильном состоянии, статический ток ничтожен (только токи утечки в диапазоне пикампов к наноамперам).

Уровень напряжения и шумовой иммунитет

Выходы CMOS - это железнодорожные: V OH ≈ V DD и VOL ≈ 0 В. Пороги ввода обычно составляют около половины VDD (для стандартных семейств CMOS). Это обеспечивает отличные помехи - часто до 30-40% от VDD. Для подачи 5 В помех помехи могут составлять 1,5 В или более, что делает CMOS очень надежным в шумных средах.

Потребление энергии: статический против динамического

В то время как статическая мощность почти равна нулю, потребление мощности CMOS становится значительным во время переключения из-за динамической мощности: P = C]LLDD2 f, где CLLDD является напряжением питания, а f — частотой переключения.По мере увеличения тактовых частот и роста числа транзисторов динамическая мощность стала основным драйвером для уменьшения VDDDDDDDDDDDDDDDDDDDD

Задержка распространения и скорость

Задержка CMOS-затвора определяется временем, необходимым для зарядки и разрядки емкости нагрузки через сопротивление MOSFETs. Ранние CMOS (например, серии 4000) были относительно медленными, с задержками в десятки наносекунд. Однако, поскольку размеры функций уменьшились, скорость CMOS значительно улучшилась. Современные высокопроизводительные CMOS (например, 74AC, 74HC) имеют задержки распространения 3-8 нс при 5 В, а в процессах суб-10 нм задержки затвора могут быть ниже 10 пс.

Защелкивание и защита

Одной из исторических проблем с CMOS является защелка — состояние, при котором паразитные биполярные транзисторы в структуре CMOS включаются, создавая путь низкого давления между V]DD и землей. Это может разрушить чип. Современные процессы CMOS включают защитные кольца и другие методы проектирования для подавления защелки. Кроме того, диоды защиты ввода добавляются для ограничения напряжения экскурсий.

Подсемейства и приложения

Общие подсемейства логики CMOS включают:

  • 4000 серии: Широкий диапазон питания (3-15 В), очень низкая мощность, но медленная (50-100 нс).
  • 74HC/74HCT: Высокоскоростная CMOS с TTL-совместимыми уровнями напряжения (HCT). Типичная задержка ~10 нс, низкая мощность.
  • 74AC/74ACT: Расширенный CMOS, более быстрый (3-6 нс), более высокий выходной привод.
  • низковольтная CMOS (LVC, AVC): работа на частоте от 1,8 В до 3,3 В, используемая в устройствах с батарейным питанием.

CMOS используется во всем, от простой логики клея до сложных SoC. Его способность интегрировать миллионы транзисторов с минимальной мощностью в режиме ожидания делает его незаменимым. Для более подробной информации см. учебник «Все о схемах» на CMOS .

Emitter-Coupled Logic (ECL)

ECL — это логическое семейство, построенное на биполярных транзисторах-переходах, работающих в ненасыщенной (активной) области. В отличие от TTL, где транзисторы насыщаются (входят в глубокую насыщенность), транзисторы ECL всегда хранятся в линейной области, устраняя время хранения, которое замедляет насыщенную логику. Это делает ECL самым быстрым стандартным логическим семейством, с задержками затвора до 0,5-2 нс.

Принципы работы

Базовый затвор ECL использует дифференциальную пару с общим источником тока эмиттера. Входное напряжение сравнивается с опорным напряжением (обычно V]BB. Когда входное напряжение выше VBB, входной транзистор проводит и направляет ток от опорного транзистора, производя дополнительные выходы. Выход берется из коллекторных резисторов (выходы открытого эмиттера) и часто связан с понижающим резистором к отрицательному питанию (например, -5,2 В для ECL 10K). Эта константно-токовая конструкция означает, что рассеивание мощности практически не зависит от частоты переключения, что приводит к высокому энергопотреблению (10-40 мВт на затвор).

Уровни напряжения и логический свинг

ECL традиционно работает с отрицательным источником питания (V]EE = -5,2 В или -4,5 В) и заземляется как положительный рельс. Логический качель мал (около 800 мВ) для достижения быстрого переключения. Для семейства ECL 10K:

  • VOH ≈ -0,9 V (высокий выход)
  • VOL ≈ -1,7 V (низкий выход)
  • VIH (входной максимум) ≥ -1,105 V
  • VIL (входной низкий) ≤ -1,475 В

Эти уровни находятся вблизи земли, что делает выходы ECL совместимыми с PECL (Positive ECL), когда вместо этого используется источник питания +3.3 В или +5 В. Небольшое колебание напряжения уменьшает время, необходимое для зарядки паразитных емкостей, способствуя высокой скорости.

Соображения Fan-Out и Transmission-Line

Выходы ECL имеют низкое импеданс выхода (обычно 7-15 Ω) и предназначены для привода оконченных линий передачи (50 Ω или 75 Ω). Это делает ECL идеальным для высокочастотных цифровых сигналов, где отражения должны быть сведены к минимуму. Отключение вентилятора является высоким, но каждая нагрузка добавляет к емкостной нагрузке и может ухудшать частоту кромки, если не правильно завершено. Многие устройства ECL используют «дифференциальную» выходную пару (Q и Q ⁇ ) для дальнейшего улучшения шумового иммунитета и целостности сигнала.

Потребление энергии и управление теплом

Конструкция постоянного тока означает, что затворы ECL вытягивают постоянный ток независимо от активности переключения. Один затвор ECL может потреблять 10-40 мВт, а большая система ECL может рассеивать десятки ватт, требуя тщательного управления температурой - тепловые поглотители, принудительное охлаждение воздуха или жидкое охлаждение в плотных схемах. Это высокое энергопотребление является основным недостатком ECL, ограничивая его нишевыми приложениями, где скорость имеет первостепенное значение.

Подсемейства и приложения

Ключевые семейства ECL включают:

  • ECL 10K: -5,2 В питания, задержка затвора около 1–2 нс, мощность ~25 мВт/ворот.
  • ECL 100K: улучшенная версия, -4,5 В, более быстрая (0,75-1 нс), лучшая термостабильность.
  • ECLinPS / ECLinPS Lite: От ON Semiconductor (теперь onsemi), сверхвысокоскоростной ECL с задержками до 500 ps.

ECL используется в высокочастотных коммуникациях (волоконно-оптических приемопередатчиках), радарах, высокоскоростных приборах (осциллографах, логических анализаторах) и устаревших суперкомпьютерах (Cray). Для подробного технического обзора см. примечание приложения ECL onsemi .

Сравнительный анализ ТТЛ, КМОП и ЭКЛ

В таблице ниже приведены ключевые параметры для типичных представителей каждой семьи (стандарт TTL 74LS, стандарт CMOS 74HC и ECL 10K):

ParameterTTL (74LS)CMOS (74HC)ECL (10K)
Supply voltage5 V ± 5%2–6 V-5.2 V (or +3.3/5 V for PECL)
Logic swing~3.0 VVDD – 0 V~0.8 V
Propagation delay (typical)9–10 ns7–10 ns1–2 ns
Static power per gate~2 mW~1 µW (leakage)25 mW
Dynamic powerModerateC V² fNearly constant (high)
Noise margin0.4 V~1.5 V (at 5 V)~0.2 V
Fan-out1050+25+ (with termination)
Output drive (source/sink)0.4 mA source / 8 mA sink4 mA source / 4 mA sink (typical)High (50 Ω termination)
Integration densityLow–mediumVery highLow–medium
Primary limitationPower, speed at subfamily extremesSpeed at high capacitance loadsPower, heat, voltage levels

Сравнение скоростей

ECL является явным лидером по скорости, за которым следуют современные высокоскоростные CMOS (74AC, 74LVC) и затем TTL. Однако в очень глубоких субмикронных CMOS задержки ворот становятся сопоставимыми с ECL, поэтому большинство высокопроизводительных цифровых систем теперь используют CMOS, а не ECL.

Потребление энергии

CMOS превосходит в приложениях с низким энергопотреблением, особенно там, где многие ворота простаивают или тактовая частота низкая. TTL предлагает умеренную среднюю точку. постоянный потребляемый расход энергии ECL делает его непригодным для устройств с питанием от батареи.

Совместимость напряжения и интерфейса

TTL использует 5 В питания, но современные CMOS могут работать при любом напряжении от 1,2 В до 5,5 В. Интерфейс TTL с CMOS часто требует переключения уровня или внешних резисторов. ECL требует отрицательных поставок и осторожного прекращения сигнала, увеличивая сложность системы.

Выбор правильной логической семьи

Решение должно руководствоваться конкретными ограничениями конструкции:

  • Скорость: Если тактовая частота превышает 100 МГц, может потребоваться ECL или очень быстрая CMOS (например, 74AUC).
  • Бюджет питания: Для работы батареи CMOS является единственным жизнеспособным выбором. Для систем с переменным током с умеренной скоростью работают как TTL, так и CMOS, но CMOS минимизирует тепло.
  • Шумовая среда: В промышленных условиях с высоким уровнем шума полезны широкие помехи CMOS. Небольшие помехи ECL и дифференциальная сигнализация также могут отклонять шум в обычном режиме.
  • Выходной привод: Если вам нужно управлять большими нагрузками (длинные следы, несколько входов или светодиоды), TTL и расширенные CMOS обеспечивают более сильный выходной ток. ECL предназначен для линий электропередачи, а не для погружения больших токов.
  • Стоимость и доступность: Устройства CMOS 74-й серии широко доступны и недороги. Части ECL более специализированы и могут быть дорогостоящими.

Будущие тенденции в логической семье

В то время как TTL и классический ECL теперь считаются унаследованными технологиями, их принципы живут в современных процессах. БиКМОС (биполярный-КМОС) слились биполярные транзисторы для высокоскоростного ввода-вывода с КМОП для логики, используемые в некоторых РЧ и смешанных сигнальных ИС. FinFET и FD-SOI являются передовыми CMOS-архитектурами, которые расширяют закон Мура. Для сверхскоростных приложений за пределами ECL, такие технологии, как Silicon Germanium (SiGe) BiCMOS и Indium Phosphide (InP) HBTs предлагают задержки выхода ниже 1 п. Суперпроводящая логика (RSFQ) работает при криогенных температурах, предлагая скорость и чрезвычайно низкую мощность, но остается непрактичной для основного использования. Для большинства инженеров в будущем будет по-прежнему доминировать низковольтная, маломощная КМОП, масштабируемая до нанометровых размеров.

Заключение

TTL, CMOS и ECL представляют собой три различных подхода к цифровой логике, каждый с уникальным набором сильных и слабых сторон. TTL обеспечивал надежное, простое в использовании логическое семейство в течение десятилетий и остается актуальным в образовательных и унаследованных настройках. CMOS трансформировал отрасль с ее низкой мощностью и высокой плотностью, став основой современной электроники. ECL, хотя и испытывал недостаток в мощности, раздвигал границы скорости в специализированных приложениях. Понимание этих семейств - их внутренние схемы, электрические характеристики и компромиссы - позволяет инженерам принимать обоснованные дизайнерские решения. Для современных проектов CMOS - это выбор по умолчанию, но уроки от TTL и ECL встроены в эволюцию процессов изготовления. Твердое понимание этих основ имеет важное значение для любого серьезного цифрового дизайнера.