Table of Contents

Введение

Полевые программируемые воротные массивы (FPGA) являются важными строительными блоками в высокопроизводительных вычислениях, телекоммуникациях, обороне и встроенных системах, предлагая перепрограммируемую логику и массивные возможности параллельной обработки. Поскольку узлы процессов сжимаются до 7 нм и 5 нм, а так как тактовые частоты и логическая плотность толкают к пределам кремния, управление передачей мощности и тепловым рассеиванием стало основным ограничением проектирования. Плохая целостность мощности может вызвать логические ошибки, сбои в системе и периодические сбои, в то время как чрезмерное тепло ускоряет электромиграцию, сокращает срок службы транзистора и может вызвать замедление производительности или вызвать немедленное повреждение кремния. Инженерия, необходимая для обеспечения чистой мощности и эффективного охлаждения, теперь требует столько же внимания, как и сама цифровая логическая конструкция. Эта статья исследует комплексные стратегии для проектирования надежной сети доставки мощности FPGA (PDN) и реализации эффективного управления тепловой энергией, обеспечивая системы, отвечающие их целевым показателям производительности во всех условиях эксплуатации - от тестирования прототипа до жесткого промышленного развертывания.

Фундаментальные основы доставки электроэнергии FPGA

Современные FPGA требуют многократных рельсов напряжения для обеспечения основной логики, банков ввода/вывода, приемопередатчиков и вспомогательных схем. Основные напряжения (VCCINT) для продвинутых узлов могут быть от 0,65 В до 0,9 В, с текущими требованиями, которые могут превышать 100 А для высокопроизводительных устройств, таких как семейства Xilinx Versal или Intel Agilex. Рельсы ввода / вывода работают от 1,2 В до 3,3 В в зависимости от стандарта интерфейса, в то время как приемопередатчики (VCCAUX, VCCIO GT, MGTAVCC) требуют сверхнизких регуляторов шума, способных доставлять чистую мощность при наличии высокоскоростного коммутационного шума. Общее рассеивание мощности включает статическую мощность (ток утечки, который растет с масштабированием процесса и температурой) и динамическую мощность, которая масштабируется с переключающей активностью, тактовой частотой и емкостной нагрузкой. Точная ранняя оценка мощности с использованием инструментов поставщика - Xilinx Power Estimator (XPE) или Intel PowerPlay - имеет

Стабильный источник питания не подлежит обсуждению. Волновая рябь напряжения и переходное падение за пределы допусков к данным могут повредить логические состояния, вызвать нарушения установки / удержания или ввести дрожание часов, которое ухудшает частоту ошибок бита приемопередатчика. PDN должен поддерживать низкий импеданс от постоянного тока до нескольких сотен мегагерц, где существует большинство шумов цифрового переключения. Понимание требования к частотному зависимому импедансу является основой для всех последующих проектных решений PDN.

Разработка надежной сети доставки электроэнергии

Высококачественный PDN минимизирует рябь напряжения, представляя низкое сопротивление от модуля регулятора напряжения (VRM) к кристаллу FPGA. Целевой импеданс (Ztarget) получен из максимально допустимого отклонения напряжения (ΔV) и наихудшего шага переходного тока (ΔI): Ztarget = ΔV / ΔI. Для сердечника 0,85 В с допуском 3% и переходным шагом 10 A, Ztarget = (0,85 × 0,03) / 10 = 2,55 мОм. Достижение этого импеданса по требуемой полосе пропускания требует тщательного выбора компонентов, продуманной компоновки и строгого моделирования. Каждый элемент PDN играет определенную роль: VRM поставляют объемную энергию и обрабатывают низкочастотные переходы; объемные конденсаторы обрабатывают частоты среднего диапазона; и высокочастотные MLCC обрабатывают быстрые события переключения, которые происходят в течение одного тактового цикла.

Выбор регулятора напряжения

Регуляторы переключения (бак-конвертеры) предпочтительны для рельсов высокого тока из-за их высокой эффективности, часто превышающей 90% при правильной конструкции. Многофазные контроллеры распространяют общий ток на несколько фаз, уменьшая выходную рябь и улучшая переходную реакцию. 2-фазный 12 В до 0,85 В преобразователь может поставлять 60 А с ряби менее 10 мВ, когда фазы переплетаются соответствующим образом. Количество фаз определяется общим требованием тока и тепловыми ограничениями каждой стадии питания. Регуляторы на основе GaN набирают тягу для сверхвысоких токов FPGA, предлагая более низкие потери переключения и позволяя более высокие частоты переключения, которые уменьшают размеры индуктора и конденсатора.

Линейные регуляторы с низким уровнем выпадения (LDO) зарезервированы для чувствительных к шуму аналоговых источников, таких как PLL и трансиверы VCCAUX, где рассеивание мощности управляемо, а отторжение ряби имеет решающее значение. Цифровые регуляторы с поддержкой PMBus обеспечивают значительные преимущества: телеметрия в реальном времени напряжения, тока и температуры позволяет динамически управлять мощностью и прогнозировать неисправности. Texas Instruments, Analog Devices и Infineon предлагают интегрированные этапы питания, которые объединяют MOSFET и драйверы в единый пакет, уменьшая паразитную индуктивность и упрощая компоновку.

Стратегии разъединения конденсаторов

Конденсаторы разъединения обеспечивают локальное хранение заряда для обработки высокочастотных переходных процессов за пределами способности VRM реагировать. Обычная иерархия использует объемные электролитические конденсаторы (от 100 мкФ до 470 мкФ) для низкочастотной энергии, керамические конденсаторы среднего диапазона (4,7 мкФ до 47 мкФ) для разъединения средней частоты и высокочастотные MLCC (от 0,1 мкФ до 1 мкФ), расположенные как можно ближе к штифтам питания FPGA. Ключевой задачей является предотвращение параллельного резонанса (антирезонанс), где пики импеданса на определенной частоте. Это смягчается путем выбора конденсаторов с различными значениями емкости и эквивалентной индуктивностью серии (ESL), и путем моделирования профиля импеданса PDN с помощью таких инструментов, как Keysight PathWave или Cadence Sigrity.

Для высокоскоростных приемопередатчиков, работающих выше 25 Гбит/с, распределенные конденсаторы с низким ESR, размещенные непосредственно в области прорыва шаровой сетки (BGA), сохраняют импеданс ниже целевого значения до частот ГГц. Физическое размещение имеет большее значение, чем общее значение емкости. Xilinx Application Note XAPP623 , предоставляет подробные руководящие принципы проектирования PDN, включая рекомендации по выбору и размещению конденсаторов для различных семейств FPGA.

Планы питания и расчеты планировки

Твердые наземные и силовые плоскости в стеке ПХД создают присущую плоскость емкости, которая шунтирует высокочастотный шум на землю. Для типичного FR-4 с ядром 4 мили межпланетная емкость составляет примерно 100 pF на квадратный дюйм, обеспечивая осмысленное разделение за пределами 100 МГц. Конструкторы должны минимизировать область петли PDN, помещая VRM близко к FPGA, используя широкие и толстые медные потоки и либерально сшивая прокладки для подключения плоскостей питания через слои. Сплит-планы для различных рельсов напряжения должны быть изолированы с адекватным клиренсом для предотвращения шумовой связи.

Посредством размещения для прорывов BGA непосредственно влияет на индуктивность: несколько параллельных с помощью уменьшают эквивалентную индуктивность серии, а бэк-бурение удаляет ненужные отражения заглушек, которые ухудшают как целостность сигнала, так и производительность PDN. Оптимальная компоновка удерживает сопротивление PDN на низком уровне вплоть до ударов FPGA-диапазонов - критически важно для больших FPGA с тысячами шаров мощности в плотных массивах. Каждый миллиметр длины трассы и каждый через добавляет индуктивность, которая ухудшает переходный ответ. Использование наборов дизайна и руководящих принципов компоновки (например, от Xilinx, Intel или Microchip) настоятельно рекомендуется, чтобы избежать распространенных ловушек.

Анализ и измерение целостности мощности

Помимо моделирования, проверка PDN посредством измерения имеет важное значение. Методы включают использование векторного анализатора сети (VNA) для измерения импеданса по сравнению с частотой в штифтах мощности FPGA и использование осциллографов с высокой пропускной способностью с датчиками силового рельса для захвата временного падения напряжения во время наихудших моделей переключения. Мониторинг мощности на чипе через выделенные каналы ADC или тепловые диоды обеспечивает данные в реальном времени для динамических регулировок. Руководство по анализу целостности мощности EDN предлагает практические методы измерения производительности PDN в рабочих системах.

FPGA Проблемы термоменеджмента

Температура соединения (Tj) матрицы FPGA не должна превышать номинальный максимум - обычно 100 °C для устройств коммерческого класса и 125 °C для промышленного класса. Превышение Tj ускоряет электромиграцию в металлических межсоединениях и диэлектрический разрыв в оксидах затвора, уменьшая среднее время выхода из строя (MTTF) экспоненциально. Параметры теплового сопротивления устройства - θJA (переход к амбиенту), θJC (переход к плате) - определяют, как тепло течет от матрицы к окружающей среде. Для типичного пакета BGA с тепловым поглотителем может быть всего 0,2 °C / W, в то время как θJC без активного охлаждения может быть 10-20 °C / W. Тепловая конструкция системы должна приводить к эффективному θJA достаточно низкому уровню, чтобы поддерживать Tj в пределах, учитывая температуру окружающей среды и общее рассеивание мощности.

Современные FPGA часто имеют неравномерное распределение мощности по кристаллу. Блоки приемопередатчика, высокоскоростная логика и срезы DSP создают локализованные горячие точки, требующие тщательного внимания в тепловом моделировании. Понимание этих параметров и их зависимостей от воздушного потока, конструкции платы и выбора теплоотвода является отправной точкой для любой стратегии управления тепловой энергией.

Эффективные методы охлаждения

Охлаждение FPGA охватывает простые пассивные решения для экзотических жидких систем, выбранных на основе бюджета мощности, экологических ограничений и целевых показателей затрат. компромиссы включают тепловые характеристики, акустический шум, надежность и объем системы.

Пассивное охлаждение с помощью тепловых палочек

Экструдированные алюминиевые радиаторы с высокой плотностью плавников увеличивают площадь поверхности для естественной конвекционной теплопередачи. При установке с термоинтерфейсным материалом (TIM) - панелью фазового перехода, термомасляной или зазорной наполнитель - теплоотвод значительно уменьшает θJA. Выбор зависит от теплового бюджета: θSA = (Tj max - Tamb max) / P - θJC - θTIM. Для 25 Вт FPGA в окружающей среде 55 °C с Tj max = 100 °C, требуемый θSA составляет приблизительно (100 - 55) / 25 - 0.2 - 0,1 = 1,5 °C / Вт, достижимый с экструдированной радиатором 40 мм × 40 мм в естественной конвекции. Для большей мощности необходима большая раковина или принудительный воздушный поток. Ориентация по отношению к гравитации: вертикальные плавники обеспечивают лучшую естественную конвекцию, чем горизонтальные.

Принудительное охлаждение воздуха с фанатами

Вентиляторы или воздуходувки резко снижают тепловое сопротивление за счет увеличения конвективного теплопередачи. Для FPGA мощностью 100 Вт может потребоваться теплоотвод с тепловым сопротивлением 0,3 °C/W, что требует 400-500 LFM (линейных футов в минуту) воздушного потока через решетки плавников. Выбор вентилятора включает в себя соответствие кривой давления вентилятора с импедансом системы, включая геометрию плавников теплоотвода, фильтры и ограничения воздуховодов. Интеллектуальное управление вентилятором с использованием датчиков температуры, размещенных на FPGA, или выделенный контроллер управления может регулировать RPM для балансировки производительности охлаждения и акустического шума, снижая скорость вентилятора во время условий низкой нагрузки и нарастая только при необходимости.

В оборудовании, установленном на стойках, тщательная протока предотвращает переработку предварительно нагретого выхлопного воздуха в FPGA, что повысит эффективную температуру окружающей среды и снизит эффективность охлаждения. Синусоидальное управление вентилятором и параллельная работа вентилятора с избыточными путями охлаждения повышают надежность в критически важных системах.

Расширенные решения для жидкостного охлаждения

Для высокопроизводительных FPGA, рассеивающих более 150 Вт, становится необходимым жидкостное охлаждение. Микроканальные холодильные пластины, установленные непосредственно на тепловом распредвале FPGA, могут достигать теплового сопротивления ниже 0,05 °C/W, что намного ниже, чем любое решение с воздушным охлаждением. Диэлектрические распределительные блоки (CDU) перекачивают диэлектрическую охлаждающую жидкость (обычно пропиленгликоль-водяную смесь) через замкнутый контур, который переносит тепло в удаленный радиатор или систему охлаждения объекта. Двухфазное погружение охлаждающей системы - где вся карта FPGA погружена в диэлектрическую жидкость, которая кипит на поверхности компонента - набирает тягу для развертывания с экстремальной плотностью. Хотя сложность и стоимость выше, жидкое охлаждение позволяет более высокие тактовые частоты и более плотную интеграцию системы без термического дросселирования. Руководство по FPGA термоуправления предлагает тематические исследования конструкций с жидкостным о

Тепловой дизайн и моделирование

Современная тепловая конструкция начинается с моделирования вычислительной динамики текучей среды (CFD) с использованием таких инструментов, как Ansys Icepak, Siemens Flotherm или SimScale. Инженеры моделируют ПХД, компоненты, радиаторы и пути воздушного потока для прогнозирования температуры перехода и выявления горячих точек перед прототипированием. Моделирование позволяет быстро анализировать то, что, если, различные материалы TIM, различные скорости вентилятора или альтернативные ориентации платы. Диэлектрические тепловые с помощью бортового уровня, размещенные под FPGA BGA, могут проводить тепло во внутренние медные плоскости или специальную тепловую распределительную площадку, эффективно снижая θJB, обеспечивая термический путь с низким сопротивлением через доску. Вставка медной монеты под матрицей является еще одним вариантом для экстремальных плотностей мощности, где твердый медный слизь встроен в ПХБ непосредственно под FPGA для распространения тепла боком.

Тепловое моделирование должно учитывать неравномерность энергетической карты: FPGA-маяк имеет локализованные точки доступа, где находятся приемопередатчики, блоки DSP или логические ячейки высокой активности. Пренебрежение этими точками доступа приводит к конструкциям, которые кажутся адекватными при средней температуре, но не работают при реальных рабочих нагрузках. Использование карт мощности, предоставляемых поставщиком (например, от Xilinx Power Design Manager или Intel Power Play), повышает точность моделирования.

Выбор правильного пакета FPGA для тепловой производительности

Выбор упаковки существенно влияет на управление температурой. Пакеты BGA с флип-чипом с открытыми тепловыми распредителями предлагают более низкий θJC, чем варианты с проводной связью. Пакеты с интегрированными теплоотводами или тепловыми распредителями уменьшают потребность во внешнем охлаждении. Для самых высоких плотностей мощности рассмотрите упаковки с тепловыми шариками (более мягкие шары, предназначенные для теплопроводности) или те, которые предназначены для прямого жидкостного охлаждения. При выборе детали всегда консультируйтесь с тепловыми характеристиками таблицы данных и используйте рекомендуемые θJC и θJB для ожидаемого рассеивания мощности.

Тепловое управление на уровне совета

В дополнение к охлаждению на уровне компонентов играет роль сам ПХД. Использование толстых слоев меди (2 унции или 3 унции) в силовых и наземных плоскостях помогает распределять тепло по бокам от FPGA. Тепловые сквозняки, просверленные в массиве под пакетом, проводят тепло от верхних слоев до внутренних медных плоскостей или нижних боковых теплоотводов. Количество и диаметр сквозняков рассчитаны на то, чтобы поддерживать низкое тепловое сопротивление без голодания ПДН через пространство для подачи энергии. Встраивание медной монеты (твердого медного слизняка) в ПХД непосредственно под штампом ФПГА является мощным методом снижения θJB, но это увеличивает стоимость изготовления ПХД.

Динамическое управление питанием и адаптивный контроль

FPGA часто включают в себя тепловые диоды на диске и каналы ADC, которые сообщают о температуре перехода через PMBus или через внутреннюю логику. Системное прошивочное программное обеспечение может реализовать динамическое напряжение и частотное масштабирование (DVFS) для снижения мощности, когда температура приближается к заранее определенному пределу, позволяя работать при сниженной производительности вместо резкого отключения. Некоторые карты ускорителей на основе FPGA реализуют схемы бюджетирования мощности, где размещение рабочей нагрузки позволяет одновременно активировать высокоточные области, балансируя тепловую нагрузку по кристаллу. Расширенные IC управления мощностью позволяют секвенировать пер-рейл, нахождение напряжения для испытания и аварийное отключение в условиях неисправности.

Комплексный подход, сочетающий точный дизайн PDN с мониторингом температуры в реальном времени и адаптивным контролем, обеспечивает долгосрочную надежность и максимальную производительность во всех случаях использования.

Пример: высокоэффективная FPGA в центре обработки данных

Рассмотрим карту ускорителя верхнего уровня FPGA для вывода AI, рассеивающую 150 Вт в сервере 1U с температурой входа в атмосферу 45 ° C. Железная дорога VCCINT требует 0,85 В при 100 А, с допуском ряби ± 20 мВ. PDN использует 6-фазный баксовый преобразователь с индуктивностями 0,5 мкН на фазу и разъединяющую сеть из 10 × 22 мкФ MLCC на выходе VRM, плюс плоская емкость ~ 800 pF / in2 на 4-х-6-дюймовой плате и плотный массив конденсаторов 1 мкФ, 0,1 мкФ и 100 нФ, разветвленных непосредственно под BGA. моделирование PDN подтверждает, что импеданс остается ниже 1 мОм от DC до 200 МГц, превышающий требование.

Тепловое решение использует парокамерный базовый теплоотвод с медными плавниками, приводимый в движение двумя 80-мм вращающимися вентиляторами, обеспечивающими 500 LFM. TIM представляет собой графитовую площадку с сопротивлением температуре 0,1 ° C / W. Моделирование CFD дает Tj = 89 ° C при устойчивой полной нагрузке, хорошо в пределах 95 ° C. Мониторинг температуры на карте через PMBus пропорционально регулирует скорость вентилятора и запускает снижение частоты на 5%, когда температура превышает 92 ° C, обеспечивая запас прочности. Эта конструкция иллюстрирует тесную интеграцию подачи энергии и охлаждения, необходимой для надежной работы центра обработки данных.

Общие подводные камни в FPGA Power и тепловом дизайне

  • Недооценка требований к переходному току — Использование только средней мощности приводит к недостаточному разъединению и избыточному падению напряжения. Всегда моделируйте наихудший случай dI/dt на основе реальных моделей рабочей нагрузки.
  • Игнорирование резонансов импеданса PDN — Неспособность симулировать антирезонанс может вызвать высокое импеданс на определенной частоте, что приводит к ряби и джиттеру. Используйте значения нескольких конденсаторов и имитируйте.
  • Плохая теплопроводность при размещении — Виас, расположенный слишком далеко от кристалла или с недостаточным количеством, снижает теплопроводность до внутренних плоскостей.
  • Пренебрежение рециркуляции воздушного потока — В стоечных системах выхлопные газы одной карты могут нагревать вход другой. Используйте правильную проточную систему и рассмотрите моделирование CFD на системном уровне.
  • Надзор за деградацией TIM — Тепловая смазка может выкачиваться в течение тепловых циклов. Используйте материалы с фазовым изменением или прокладки в высоковибрационных средах.

Будущие направления

Передовые технологии упаковки, такие как EMIB Intel и сложенный кремниевый интерпозитор Xilinx, выдвигают плотности мощности на новые высоты, с несколькими матрицами, интегрированными в единый пакет, распределяющий мощность и тепловые ресурсы. Сети доставки энергии будут все больше полагаться на интегрированные регуляторы напряжения (IVR), размещенные непосредственно на интерпозиторе, резко снижая импеданс и обеспечивая более быстрый переходный отклик. Шиплеты с отдельными областями мощности требуют тонкозернистого управления напряжением и локализованных решений микроохлаждения, которые касаются изменений горячей точки по всему пакету. Два фазных паровых охлаждения на чипе и диэлектрической жидкости в настоящее время исследуются для тепловых нагрузок, превышающих 1 кВт для гетерогенных FPGA следующего поколения. Документация Intel по доставке мощности уже решает сложности многомерных систем, предоставляя рекомендации для гетерогенных конструкций.

Рабочие нагрузки ИИ и FPGC подталкивают использование FPGA к новым пределам. Новые силовые устройства GaN, передовые TIM с проводимостью выше 10 Вт / м·К и алгоритмы управления тепловым режимом на основе ИИ будут продолжать развиваться. Интеграция энергетики и тепловой инженерии с цифровым дизайном больше не является опциональной - это основная дисциплина.

Заключение

Надежная работа FPGA зависит от тщательно спроектированной сети доставки энергии, которая обеспечивает стабильное, низкошумное напряжение в широком диапазоне частот в сочетании с системой управления теплом, которая поддерживает температуры перехода в безопасных границах при всех условиях эксплуатации. Придерживаясь строгих принципов проектирования PDN - правильного выбора регулятора, хорошо структурированной иерархии разделения и планировки плоскости с низким уровнем сопротивления - и путем сопоставления стратегии охлаждения с тепловым бюджетом, дизайнеры могут раскрыть весь потенциал современных FPGA. Включение моделирования - управляемый дизайн, мониторинг в реальном времени и адаптивные механизмы управления завершает картину, обеспечивая высокопроизводительные, долгоживущие системы, которые работают надежно даже в самых требовательных средах. Инвестиции в тщательную энергетику и тепловую инженерию на этапе проектирования выплачивает дивиденды в уменьшенных полевых сбоях, продлении срока службы продукта и способности раздвигать границы производительности без ущерба для надежности.