Преимущества дельта-модуляции в Fpga и Asic-реализаций для преобразования сигналов

Введение

Дельта-модультация является основополагающей техникой в обработке сигналов, используемой для преобразования аналоговых сигналов в цифровое представление с минимальными накладными расходами на оборудование. В контексте проектирования FPGA (Field Programmable Gate Arrays) и ASIC (Application-Specific Integrated Circuits) дельта-модультация предлагает явные преимущества перед более сложными методами аналого-цифровой конверсии (ADC). Инженеры во встроенных системах, телекоммуникациях и сенсорных интерфейсах часто обращаются к дельта-модуляции, когда им нужен простой, маломощный и высокоскоростной путь преобразования. 1-битная квантование и присущая ей простота делают ее идеальным кандидатом для интеграции в цифровые логические ткани, где каждый шлюз и милливатт имеют значение.

В то время как обычные ADC, такие как последовательные приближения или трубопроводные преобразователи, обеспечивают высокое разрешение, они требуют существенной аналоговой схемы и тщательной компоновки. Модуляция дельты, напротив, использует простой цикл обратной связи, который может быть реализован почти полностью с цифровой логикой плюс простой аналоговый интегратор. Эта характеристика идеально согласуется с сильными сторонами платформ FPGA и ASIC, где цифровые дизайнеры могут мгновенно настраивать несколько каналов, настраивать параметры на лету и уменьшать сложность конверсии сигнала. Результатом является решение преобразования сигнала, которое эффективно масштабируется в широком диапазоне приложений, от голосовых кодеков до высокочастотных считываний датчиков.

Что такое дельта-модуляция?

Дельта-модулирование представляет собой схему дифференциальной импульсной модуляции кода (DPCM), которая кодирует только изменение между последовательными образцами сигнала, а не абсолютную амплитуду каждого образца. Основная идея состоит в том, чтобы сравнить текущий аналоговый вход с реконструированным приближением предыдущего входа. Сравнитель выводит один бит, указывающий, является ли вход выше или ниже приближения. Этот бит затем приводит в действие интегратор, который обновляет приближение фиксированным размером шага, либо вверх, либо вниз.

Процесс можно описать в три этапа:

Выходной битовый поток представляет собой последовательность 1s и 0s, которая при интеграции с тем же размером шага реконструирует приближение исходной формы волны. Поскольку передается только направление изменения, скорость передачи данных низкая на канал по сравнению с многобитными ADC с эквивалентной полосой пропускания. Однако качество реконструкции сильно зависит от размера шага относительно наклона сигнала. Если размер шага слишком мал, модулятор не может отслеживать быстрые изменения, что приводит к перегрузке наклона . Если он слишком велик, реконструкция проявляет гранулированный шум во время плоских участков сигнала. Эти компромиссы являются центральными для конструкции дельта-модуляции.

Математически, если входной сигнал x(t) и реконструированный сигнал x ⁇ (t), квантованная разница d(t) = sign(x(t) — x ⁇ (t)] приводит в действие интегратор таким образом, что dx ⁇ (t)/dt = δ · d(t)δ является фиксированным размером шага.Это поведение первого порядка делает дельта-модулирование простой, но эффективной схемой для приложений, где приемлема умеренная SNR (обычно 30–50 дБ) и первостепенной является простота схемы.

Преимущества дельта-модуляции в FPGA и ASIC-реализаций

Врожденная простота дельта-модуляции приводит к нескольким конкретным преимуществам при реализации на платформах FPGA или ASIC.Эти преимущества напрямую касаются общих ограничений проектирования, таких как площадь, мощность, скорость и сложность интеграции.

Снижение сложности и эффективности работы в зоне

Дельта-модультация устраняет необходимость в многобитных компараторах, прецизионных эталонных лестницах и схемах выборки-и-держания, требуемых традиционными АЦП. В FPGA весь модулятор может быть построен с использованием одного компаратора, интегратора (часто реализуемого с цифровым аккумулятором плюс внешними аналоговыми компонентами) и нескольких регистров. Это приводит к минимальному логическому следу, часто потребляющему менее 100 таблиц поиска (LUT) на канал в типичной конструкции FPGA. Для ASIC экономия площади еще более выражена, поскольку аналоговая часть ограничена одним интегратором, который может быть реализован с помощью простой схемы с коммутируемым конденсатором. Цифровой бэкэнд, состоящий из счетчика или аккумулятора и логики управления, занимает крошечную долю площади кристалла. Эта эффективность позволяет дизайнерам упаковывать десятки или сотни каналов дельта-модуляции на одном чипе для систем сбора данных с несколькими датчиками или крупномасштабных устройств IoT.

Более низкое потребление энергии

Поскольку дельта-модулирование использует 1-битный квантователь и работает без энергоемкой аналоговой схемы SAR или трубопроводных ADC, его динамическая мощность во власти коммутационной активности одного цифрового битового потока. В FPGA самая высокая рассеиваемая мощность часто происходит от распределения часов и буферизации ввода/вывода; сама логика дельта-модулятора способствует незначительной фракции. Для беспроводных датчиков с питанием от батареи это приводит к увеличению срока службы. В реализациях ASIC дизайнеры могут дополнительно уменьшить мощность, запустив модулятор при более низком напряжении питания, используя пороговую операцию для цифровой логики или используя тактовое зависание на интеграторе, когда нет активного ввода. Исследования показали, что ADC дельта-модуляции потребляют всего 10-20 микроватт в 0,18-кумовых CMOS-процессах для сигналов аудио-ширины, что делает их конкурентоспособными с ультра-низкоэнергетическими SAR-преобразователями, предлагая более простую цифровую интеграцию.

Высокоскоростная операция

Поворот обратной связи в дельта-модуляторе по своей природе быстр, поскольку в FPGA критический путь состоит из распространения вывода компаратора через интегратор и обратно на вход компаратора. С современной тканью FPGA этот цикл может быть забит на несколько сотен мегагерц, что позволяет измерять коэффициенты пересчета 64x или выше для сигналов до нескольких мегагерц. Эта скорость делает дельта-модулирование подходящим для петлей управления в реальном времени, высокочастотного мониторинга вибрации и программно-определяемых радиопередачи, где низкая задержка критически важна. В конструкциях ASIC задержка затвора может быть уменьшена далее через пользовательскую компоновку, позволяя частотам затвора превышать 1 ГГц и поддерживая преобразование сигнала промежуточной частоты для систем связи.

Простота интеграции и масштабируемость

Поскольку дельта-модультация требует минимальной аналоговой поддержки, она легко интегрируется в преимущественно цифровые FPGA и ASIC. Многие семейства FPGA предлагают аналоговые компараторы и дифференциальные входы в банках ввода/вывода, которые могут быть повторно использованы в качестве компаратора дельта-модулятора, устраняя необходимость в выделенном периферийном устройстве ADC. Цифровой фильтр реконструкции и дециматор могут быть реализованы в одной и той же ткани FPGA с использованием стандартного кода HDL. Эта интеграция уменьшает площадь платы, упрощает компоновку печатной платы (без отдельного чипа ADC или внешнего эталона) и снижает затраты на закупку. Для ASIC модульность дельта-модуляции позволяет дизайнерам инстанцировать несколько модуляторов с различными размерами шагов или скоростями отбора проб из одного параметризованного ядра, что позволяет гибко сливать датчики на одном кристалле.

Применение дельта-модуляции

Модуляция Delta находит применение во многих областях, где компромисс между разрешением и простотой благоприятствует решению с низкой сложностью. Следующие подразделы выделяют ключевые области применения.

Телекоммуникации

В ранней цифровой телефонии дельта-модулирование использовалось для голосовых кодеков в диапазоне 32 кбит/с и 64 кбит/с, предлагая приемлемое качество речи с простым аппаратным обеспечением кодера/декодера. Современные преемники, такие как адаптивная дельта-модульция (ADM) и непрерывно изменяемая дельта-модульная дельта-модуляция (CVSD), улучшают производительность для военных коммуникаций и голосовых ссылок Bluetooth. Реализации кодеков CVSD на основе FPGA распространены в программно-определяемых радиоприемниках (SDR) и приложениях Walkie-talkie, где переменные скорости передачи данных и шифрование могут быть добавлены без изменения аналогового интерфейса.

Аудио обработка

Для низкоточных аудиоприложений, таких как интеркомы, мониторы для детей и устройства голосовой записки, дельта-модульирование обеспечивает достаточное качество (обычно 30–40 дБ SNR) с очень низкими битрейтами. Путем переборки на частоте 128–256 кГц, 1-битный поток может воспроизводить сигналы речевой полосы (300–3400 Гц). Реализации FPGA позволяют легко интегрироваться с блоками обработки цифровых сигналов для отмены эха или снижения шума. Высокопроизводительные цифровые микроэлектромеханические системы (MEMS) микрофоны также используют форму дельта-модуляции - сигма-дельта-модуляции - вариант, который включает в себя формирование шума для достижения более высокого SNR. Эти микрофоны MEMS часто встраивают модулятор непосредственно в пакет датчиков, выводя поток битов Pulse Density Modulation (PDM), который может быть декодирован FPGA или ASIC.

Приобретение сенсорных данных

Недорогие сенсорные интерфейсы в промышленных IoT, мониторинге окружающей среды и автомобильных системах выигрывают от простоты дельта-модуляции. Датчики температуры, датчики влажности и акселерометры часто производят медленные изменяющиеся сигналы, где простой дельта-модулятор может с достаточной точностью фиксировать изменения для порогового обнаружения или анализа тренда. Интегрируя модулятор в FPGA, инженеры могут создать однокристальное решение, которое обрабатывает несколько потоков датчиков, применяет цифровую фильтрацию и связывается через SPI или I2C - все без внешних ADC. Например, дельта-модулирующий ADC может контролировать выходы фотоэлектрических панелей для отслеживания максимальной мощности точки, преобразуя изменения уровня милливольта в цифровые биты с субмиллисекундным временем отклика.

Системы управления в реальном времени

Контуры управления двигателем, регулирование электропитания и обратная связь с приводом требуют быстрого преобразования с минимальным временем ожидания. Задержка одночасового цикла дельта-модуляции (после компаратора) обеспечивает полосу пропускания управления, которая была бы затруднена с конвейерными ADC. В контроллерах двигателя на основе FPGA дельта-модулятор может ощущать напряжение шунтирования тока на частоте PWM (10-100 кГц) и подавать цифровой сигнал ошибки непосредственно на контроллер PID. Простота модулятора также позволяет быстро прототипировать и настраивать алгоритмы управления без изменения аналогового пути.

Соображения по осуществлению в FPGA vs. ASIC

Выбор между FPGA и ASIC для системы дельта-модуляции зависит от объема производства, потребностей в гибкости и ограничений проектирования. FPGA предлагают реконфигурируемость, что делает их идеальными для прототипирования, малообъемных продуктов или систем, требующих обновления в полевых условиях. ASIC обеспечивают превосходную производительность, меньшую мощность и более низкую удельную стоимость при высоком объеме. Понимание того, как карты дельта-модуляции на каждой платформе помогает инженерам принимать обоснованные решения.

Осуществление FPGA

В FPGA дельта-модулятор может быть реализован полностью в цифровой логике, за исключением аналогового компаратора и интегратора. Многие FPGA имеют встроенные дифференциальные компараторы в банках ввода/вывода, которые могут функционировать как 1-битный компаратор. Для интегратора обычно используется внешний операционный усилитель с конденсатором, хотя некоторые FPGA включают в себя аналоговые блоки (например, Xilinx AMS, Intel MAX 10 ADCs), которые могут служить интегратором или настраиваемым компаратором. Цифровая управляющая логика использует регистры и арифметические ресурсы для обновления значения реконструкции. Поскольку задержка цикла доминирует задержками ввода/вывода и маршрутизацией, дизайнеры должны уделять пристальное внимание ограничениям времени. Скорость пересчета до 100-200 МГц возможна на FPGA среднего диапазона. Для многоканальных систем цифровая логика на канал достаточно мала, чтобы даже недорогие FPGA могли обрабатывать десятки каналов одновременно.

Осуществление АСИК

Конструкции ASIC достигают максимально возможной производительности и энергоэффективности для дельта-модуляции. Аналоговый компаратор и интегратор могут быть сконструированы на заказ с использованием транзисторов с низким офсетом и высокой скоростью с использованием конкретных процессов. Цифровая логика синтезируется из стандартных ячеек и оптимизирована для целевой тактовой частоты. Поскольку цикл полностью содержит на чипе, паразитные емкости и индуктивности сведены к минимуму, что позволяет использовать тактовую частоту выше 1 ГГц. ASIC также позволяют интегрировать цифровые фильтры децимации и интерфейсы без накладных расходов на маршрутизацию межсоединений FPGA. Для продуктов большого объема, таких как микрофонные кодеки MEMS, ASIC реализация дельта-модуляции (часто как сигма-дельта) является стандартным подходом, обеспечивающим высокие выходы и низкую стоимость за кристалл.

Вызовы и методы смягчения

Хотя дельта-модулирование является простым, оно не лишено ограничений. Две фундаментальные проблемы - перегрузка наклона и гранулированный шум - ограничивают достижимый динамический диапазон. Дизайнеры используют несколько методов для смягчения этих проблем.

Склон перегрузки

Перегрузка слоупа происходит, когда входной сигнал изменяется быстрее, чем модулятор может отслеживать с фиксированным размером шага. Это приводит к искажению, которое зажимает выходной битовый поток до постоянной высокой или низкой, вызывая большие ошибки реконструкции. Максимальный наклон ввода, который можно точно отслеживать, - это δ · f s , где δ , где f s - это частота выборки. Чтобы избежать перегрузки, дизайнеры могут увеличить размер шага, но это увеличивает гранулированный шум. Лучший подход - увеличить коэффициент перебора, который повышает способность отслеживания без изменения разрешения квантователя. Альтернативно, адаптивная дельта-модуль (ADM) динамически регулирует размер шага на основе недавнего битового рисунка: последовательность битов того же направления указывает на крутой наклон, запуская больший шаг. ADM может расширить динамический диапазон на 10-20 дБ по сравнению с фиксированной модуляцией шага.

Гранульный шум

Гранульный шум появляется как низкоуровневое непрерывное колебание реконструированного сигнала, когда вход почти постоянен. Интегратор переключает реконструированный сигнал вокруг истинного значения на один шаг, производя рябь, похожую на пилу. Увеличение размера шага уменьшает способность отслеживания и увеличивает шум, в то время как уменьшение размера шага уменьшает шум, но ухудшает перегрузку наклона. Компромисс управляется посредством переборки и последующей фильтрации по низкому проходу. Путем отбора проб во много раз скорость Nyquist и применения фильтра децимации (например, скользящая средняя или CIC-фильтр), шум квантования распространяется по более широкой полосе пропускания, а шум внутриполосного диапазона подавляется. Этот метод является основой сигма-дельта-модуляции, которая добавляет петлевой фильтр для формирования шума от полосы сигнала. На практике многие системы дельта-модуляции на основе FPGA фактически реализуют дельта-модулирование, потому что добавленный интегратор (или более сложный фильтр) может быть реализован с несколькими дополнительным

Адаптивные и сигма-дельта-варианты

Для преодоления ограничений базовой дельта-модуляции существуют два популярных варианта:

  • Адаптивная дельта-модулирование (ADM): Размер шага изменяется на основе выходного битового потока. Обычный алгоритм использует логический затвор для обнаружения последовательных идентичных битов; при обнаружении размер шага удваивается (или увеличивается на коэффициент). При обнаружении чередующихся битов размер шага распадается. Такой подход обеспечивает лучшее отслеживание высокочастотных сигналов при сохранении более низкого шума на медленных сигналах. ADM широко используется в военной и аэрокосмической голосовой связи (например, CVSD).
  • Sigma-Delta Modulation (ΔΣ): Помещая интегратор в петлю обратной связи перед компаратором, сигма-дельта-модульирование подавляет шум квантования на низких частотах и формирует его на более высокие частоты. Это позволяет очень высоко SNR (100+dB) с многобитными внутренними квантователями. Большинство современных ADC высокого разрешения (например, аудиокодеки, промышленные измерения) используют модуляторы сигма-дельта. Реализации FPGA модуляторов сигма-дельта распространены для преобразования в цифровой аналог (например, усилители класса D) и для ADC, когда частота базовой полосы низкая по отношению к часам.

Модуляторы ADM и sigma-delta могут быть реализованы на FPGA с разумными логическими ресурсами. Например, для модулятора sigma-delta второго порядка требуется только три аддитора, три элемента задержки и компаратор — около 400 LUT в FPGA серии Xilinx 7. Это делает их привлекательными альтернативами, когда производительность шума базовой дельта-модуляции недостаточна.

Заключение

Модуляция Delta остается жизненно важным методом преобразования сигналов FPGA и ASIC, предлагая привлекательное сочетание простоты, низкой мощности, высокой скорости и простоты интеграции. Его 1-битное квантование и минимальная аналоговая схема делают его отличным выбором для приложений, где приемлемо умеренное разрешение (30-50 дБ SNR) и где ограничены бюджеты плат и мощности. Понимая компромиссы между размером шага, соотношением пересбора и архитектурой обратной связи, инженеры могут адаптировать дельта-модулирование для удовлетворения конкретных системных требований. Когда требуется более высокий динамический диапазон, такие варианты, как адаптивная дельта-модультация и сигма-дельта-модульирование расширяют концепцию, сохраняя основное преимущество цифровой реализации.

Поскольку FPGA продолжают включать больше аналоговых возможностей и процессы ASIC сокращаются, дельта-модульирование останется практическим инструментом для быстрого прототипирования и развертывания большого объема. Его неотъемлемая масштабируемость для нескольких каналов и его совместимость с цифровой обработкой сигналов делают его ценным дополнением к инструменту любого аппаратного дизайнера. Для более подробной информации о теории и реализации дельта-модуляции см. Википедия: Delta Modulation и Аналоговые устройства: Delta-Sigma ADC Basics . Для FPGA-специфических руководящих принципов проектирования Xilinx и Intel предлагают примечания к приложениям на интегрированных аналоговых блоках, таких как Xilinx Analog Mixed Signal Application Note и Intel MAX 10 ADC User Guide .