Понимание наноразмерных микропроцессоров

Наноразмерные микропроцессоры представляют собой интегральные схемы, построенные с транзисторными функциями, измеряемыми в нанометрах — миллиардах метров. Неустанная миниатюризация, предсказанная законом Мура, привела к тому, что размеры функций с микрометров до узлов менее 10 нм. В этих измерениях классические физические предположения, которые управляли более ранними конструкциями чипов, разрушаются, и квантово-механические эффекты становятся доминирующими. Современные современные чипы, такие как M3 от Apple или 7 нм процессоры Intel, содержат десятки миллиардов транзисторов, работающих в боковых масштабах нескольких атомов. Эта экстремальная плотность позволяет более высокие тактовые частоты, меньшую мощность на транзистор и беспрецедентную вычислительную мощность, но она также вводит фундаментальные физические ограничения, которые требуют совершенно новых инженерных стратегий.

Основные проблемы в масштабировании

1.Квантовые туннелирующие и утечка токов

Когда оксиды затвора транзистора имеют толщину всего в несколько атомов, электроны могут туннелировать через изоляционный слой, даже когда транзистор должен быть «выключен». Это квантовое туннелирование создает нежелательные токи утечки, которые отнимают энергию и генерируют тепло. По мере того, как длина затвора сокращается ниже 10 нм, вероятность туннелирования увеличивается экспоненциально. Инженеры борются с этим, переходя на материалы с высоким диэлектрическим напряжением и металлические затворы, но даже эти решения достигают пределов. Мощность утечки теперь составляет значительную долю общего потребления мощности чипа, что усложняет управление тепловой энергией и срок службы батареи в мобильных устройствах. IEEE Spectrum сообщает , что туннелирование является одним из основных препятствий для расширения обычного масштабирования CMOS за 2 нм.

2. Теплоотдаление и плотность мощности

По мере того, как транзисторы упаковываются более плотно, тепло, генерируемое на единицу площади, резко возрастает. В наноразмерных чипах плотность мощности может превышать плотность ядра ядерного реактора. Традиционные методы охлаждения - радиаторы и вентиляторы - становятся недостаточными. Горячие пятна на матрице могут вызывать дросселирование производительности, снижение надежности и возможный отказ. Проблема усугубляется токами утечки (описанными выше), которые генерируют тепло даже когда чип простаивает. Инновации, такие как встроенное микрофлюидное охлаждение , графеновые тепловые распределители и тепловые датчики на чипе помогают, но каждое решение добавляет стоимость и сложность. Обзор технологий MIT подчеркивает, что управление теплом на наноуровне требует кооптимизации конструкции схемы, упаковки и системного охлаждения.

3. Производственная точность и удельная мощность

Изготовление чипов с суб-10 нм функциями требует экстремального управления процессом. Одна частица пыли может уничтожить десятки транзисторов. Расширенные методы литографии, такие как экстремальная ультрафиолетовая (EUV) литография, обеспечивают необходимое разрешение, но затраты на оборудование превышают 150 миллионов долларов за инструмент. Изменения в травлении, осаждении и допинге приводят к дефектам, которые снижают выход — процент функциональных чипов на пластину. Для большого кристалла, такого как ускоритель ИИ, выходы ниже 80% могут сделать продукт экономически нежизнеспособным. Инженеры используют правила проектирования для производства (DFM) и статистический контроль процесса, но по мере сокращения узлов число критических слоев умножается, а запас погрешности приближается к нулю.

4. Межсоединительные задержки и паразитарные эффекты

В то время как масштабирование транзисторов ускоряет логику, провода, которые их соединяют, не масштабируются так благоприятно. По мере того, как сечения проводов сокращаются, сопротивление увеличивается, а емкостная связь растет. Это создает RС задержки , которые могут доминировать в общей производительности схемы. На наноразмерных узлах задержка в длинных межсоединениях может быть больше, чем время переключения транзисторов. Кроме того, перекрестные переключения между соседними проводами могут вызвать проблемы с целостностью сигнала. Промышленность изучает металлы с низкой устойчивостью, такие как кобальт и рутений, диэлектрики с воздушным разрывом и оптические межсоединения, но они остаются экспериментальными или дорогими для интеграции.

5. Переменная и надежная характеристика устройства

На наноуровне небольшие различия атомного уровня становятся значительными. Случайные колебания допанта, шероховатость линейного края и вариации толщины оксида заставляют пороги транзистора смещаться с одного устройства на другое. Эта изменчивость затрудняет гарантию пределов времени и бюджетов мощности на чипе. Со временем нестабильность температуры смещения (BTI) и инъекция горячего переносчика ухудшают производительность транзистора, сокращая срок службы чипа. Дизайнеры должны включать защитные полосы и коды, исправляющие ошибки, но эти методы требуют области отходов и энергии. Надежность на продвинутых узлах является растущей проблемой для автомобильных, аэрокосмических и медицинских приложений, где отказ не является вариантом.

6. Материальные ограничения

Кремний десятилетиями был рабочей лошадкой микроэлектроники, но на наноуровне его свойства становятся ограничивающими. Электронная мобильность деградирует в тонких кремниевых каналах, а бандгап сужается, увеличивая утечку. После многих лет исследований индустрия обратилась к стеснённому кремнию , кремниево-германийным (SiGe) каналам для транзисторов p-типа и III-V составным полупроводникам (таким как арсенид индия галлия) для транзисторов n-типа. Однако интеграция нескольких материалов на одном чипе дорогая и вводит новые механизмы дефектов. За 1 нм даже этих экзотических материалов может быть недостаточно, что побуждает исследования 2D-материалов, таких как графен и переходные металлические дихалкогениды (TMD) .

Современные решения и направления исследований

Передовые технологии литографии

Литография EUV на длине волны 13,5 нм позволила 7 нм и 5 нм узлам. Инструменты EUV следующего поколения с высокой NA (цифровая апертура) обещают снизить разрешение до 1 нм или ниже. Между тем, методы многообразия (самоустановленное двойное рисование, четверное рисование) позволяют текущим инструментам печатать более тонкие функции, хотя и с более высокой стоимостью и сложностью. EE Times отмечает, что принятие EUV ускоряется, но пропускная способность и дефектность маски остаются сложными.

Новые материалы канала

Для 3 нм и 2 нм узлов gate-all-around (GAA) field-effect транзисторов (FETs) с использованием сложенных нанолистов кремния заменяют finFETs. Структуры GAA обеспечивают лучшее электростатическое управление и уменьшенную утечку. Заглядывая дальше, углеродные нанотрубки (CNT) предлагают почти-баллистический транспорт и могут превзойти кремний на длинах затвора суб-10 нм. Недавние исследования в Nature Electronics демонстрируют CNT транзисторы с высоким током и низким током, хотя выравнивание и чистота изготовления остаются препятствиями. 2D материалы, такие как дисульфид молибдена (MoS2), также изучаются для ультратонких каналов, которые подавляют эффекты коротких каналов.

3D-интеграция и Chiplet-дизайн

Вместо масштабирования транзисторов, когда-либо меньших по размеру, некоторые компании укладывают несколько матриц вертикально — 3D-интеграция — используя сквозные кремниевые связки (TSV) и гибридные связи. Этот подход уменьшает длину межсоединений, улучшает пропускную способность и может смешивать различные технологические технологии (например, аналоговые, цифровые, память) в одном пакете. Chiplets, где большой процессор состоит из меньших матриц, связанных через расширенную упаковку, теперь используются в таких продуктах, как EPYC AMD и Ponte Vecchio Intel. Это обходит некоторые проблемы литографии и выхода за счет интеграции многих меньших, более высокодоходных матриц. Однако управление термическими потоками в стекированных матрицах более сложно, и стандарты цепочки поставок все еще развиваются.

Квантовые вычисления и Beyond-CMOS

В то время как обычные масштабирующие грани уменьшают отдачу, квантовые вычисления используют суперпозицию и запутанность для решения определенных проблем экспоненциально быстрее. Квантовые процессоры требуют кубитов - обычно из сверхпроводящих схем, захваченных ионов или кремниевых спиновых кубитов - которые работают при криогенных температурах. Они не являются прямыми заменами классических микропроцессоров, но могут ускорить конкретные рабочие нагрузки, такие как криптография и открытие лекарств. Между тем, устройства за пределами CMOS, такие как спин-перенос-торк MRAM, резистивно переключающие воспоминания (RRAM) и аналоговые нейроморфные схемы разрабатываются для более эффективного решения задач ИИ с интенсивной передачей данных. Эти технологии не следуют закону Мура в традиционном смысле, но предлагают новые способы продолжения роста вычислительной производительности.

Будущее наноразмерных микропроцессоров

Международная дорожная карта для устройств и систем (IRDS) предполагает, что традиционное масштабирование CMOS кремния будет на плато вокруг узла 1 нм, возможно, к 2030 году. После этого прогресс будет зависеть от инноваций в материалах, передовой упаковки и архитектурных улучшений. Мы можем увидеть гетерогенную интеграцию , где чиплеты, построенные на разных материалах - кремний для логики, III-V для RF, мемристив для памяти - собраны в единый пакет. Фотонные межсоединения могут заменить медные провода для связи чип-чип, резко снижая мощность. Встроенное оборудование машинного обучения, такое как вычисления в памяти, будет дополнительно оптимизировать производительность на ватт.

Одним из перспективных направлений является использование FET (NC-FET) с отрицательной емкостью (FLT: 0), которые используют сегнетоэлектрический слой для усиления напряжения затвора, что позволяет снизить напряжение питания и снизить мощность. Другим является внедрение вафельных двигателей - все пластины, изготовленные в виде одного чипа (например, Cerebras) - для максимизации вычислительной пропускной способности без накладных расходов на междие связь. Проблемы масштабирования не являются непреодолимыми, но они требуют многогранного подхода, сочетающего физику, материаловедение, конструкцию схемы и инновации в упаковке.

Заключение

Масштабирование микропроцессоров до наномасштабных показателей обеспечило необычайные успехи в производительности и эффективности, но путешествие чревато препятствиями. Квантовое туннелирование, рассеивание тепла, точность производства, задержки в соединении, изменчивость устройств и материальные ограничения усиливаются по мере того, как размеры сокращаются до нескольких миллиардных долей метра. Промышленность реагирует богатым набором инструментов: литография EUV, транзисторы GAA, 3D-интеграция, чиплеты и новые вычислительные парадигмы, такие как квантовые и нейроморфные вычисления. В то время как эра чистого геометрического масштабирования может заканчиваться, эра функционального масштабирования — где более умные архитектуры и упаковка расширяют вычислительный рост — только начинается. Продолжение исследований по дисциплинам будет иметь важное значение для реализации полного потенциала микропроцессоров наномасштаба и поддержания темпа инноваций, от которых зависит наше цифровое общество.