Проектирование высокоскоростных устройств для лидарной и автономной навигации

Проектирование высокоскоростных аналого-цифровых преобразователей (ADC) для лидарной и автономной навигации транспортных средств - это дисциплина, которая раздвигает границы физики полупроводников, проектирования схем и системной интеграции. По мере того, как автономные транспортные средства переходят от экспериментальных прототипов к производственным паркам, спрос на ADC, которые могут одновременно достигать скорости преобразования гига-образцов в секунду (GSPS), высокого эффективного количества битов (ENOB) и сверхнизкого энергопотребления, никогда не был больше. Эти преобразователи находятся в центре цепи лидарных приемников, превращая слабые сигналы фотоприемника с высокой пропускной способностью в точные цифровые облака точек, которые обеспечивают восприятие окружающей среды в реальном времени и безопасную навигацию.

Роль АЦП в цепях сигналов Лидара

Современные лидарные системы излучают короткие лазерные импульсы — часто в пикосекундном и наносекундном диапазоне — и измеряют время полета отраженного света. Приемник преобразует оптический возврат в ток, усиливает его и подает его в ADC. ADC должен отбирать этот сигнал со скоростью, которая сохраняет форму и время импульса; даже несколько пикосекунд джиттера могут переводить в сантиметры погрешности диапазона. Кроме того, множественные возвраты от одного импульса (например, от дождя, тумана или частичной обструкции) требуют ADC для решения тесно расположенных событий без насыщения или потери линейности.

Помимо лидара с непрерывной волной (FMCW) с частотной модуляцией, требуется когерентное обнаружение, когда ADC захватывает частоту удара между передаваемым змеевиком и возвращающимся сигналом. Этот подход предъявляет еще более строгие требования к линейности и шуму, часто требуя >12-битного ENOB на полосах частот много ГГц. Для времени полета с прямым обнаружением или когерентного FMCW ADC является узким местом, которое определяет максимальный диапазон, разрешение и скорость обновления лидарной системы.

Основные проблемы проектирования высокоскоростных лидарных АЦП

Разработка АЦП, которые работают на частотах выше 1 ГГц, сохраняя при этом точность, необходимую для автономной навигации, представляет собой многогранный набор задач. Они могут быть сгруппированы в четыре основные области: целостность сигнала, рассеивание мощности, разрешение против скоростных компромиссов и задержка.

Целостность сигнала на частотах много ГГц

При скоростях отбора проб, превышающих 1 GSPS, каждый след и провод связи становятся передающей линией. Несоответствия импеданса, паразитные емкости и электромагнитные помехи (EMI) могут ухудшить аналоговый сигнал до того, как он когда-либо достигнет преобразователя. Инженеры должны проектировать тщательно экранированные входы, использовать дифференциальную сигнализацию и применять оконечность на чипе для поддержания чистого пути сигнала. Кроме того, распределительные сети часов должны быть низкодромными и фазово-выровненными; любое дрожание часов непосредственно увеличивает шумовое дно и снижает достижимое отношение сигнал-шум (SNR).

Диссипация энергии и термоуправление

Высокоскоростные АЦП являются энергоемкими. Типичный 4-GSPS, 12-битный преобразователь может рассеивать несколько ватт, и в транспортном средстве с несколькими лидарными блоками, что тепло должно быть удалено без активного жидкостного охлаждения. Эффективность использования энергии (измеряется в pJ / шаг преобразования) является критической фигурой. Дизайнеры используют передовые узлы процесса (например, 28 нм CMOS, 16 нм FinFET) и динамические методы экономии энергии, такие как стреловидность часов, адаптивное смещение и асинхронная логика, чтобы сохранить мощность в тепловых бюджетах автомобильного класса. Поглотители тепла, тепловые сквозняки и тщательная компоновка ПХБ также необходимы для предотвращения дрейфа производительности с температурой.

Решение vs. Speed Trade-off

Более высокое разрешение замедляет преобразование, потому что каждый бит требует дополнительных стадий компаратора или циклов преобразования. Для лидара типичные разрешения варьируются от 10 до 14 бит. 10-битные ADC могут достигать очень высоких скоростей (например, 10 GSPS), но обеспечивают ограниченный динамический диапазон, в то время как 14-битные преобразователи предлагают превосходную линейность для слабых сигналов, но могут превосходить 2-3 GSPS. Правильный баланс зависит от архитектуры лидара - некоторые флеш-лидары со многими параллельными каналами могут использовать более низкое разрешение на канал, в то время как системы сканирования или FMCW часто требуют полных 12-14 бит.

Низкая задержка для контроля в реальном времени

Автономные транспортные средства должны реагировать в миллисекундах. Задержки трубопровода через ADC и последующую цепочку обработки накапливаются. Для критически важных для времени решений, таких как экстренное торможение, даже несколько микросекунд задержки преобразования ADC могут быть проблематичными. Пипелинированные ADC вводят детерминированную задержку нескольких тактовых циклов, тогда как архитектуры вспышки и последовательного приближения-регистратора (SAR) предлагают меньшую задержку. Дизайнеры часто используют избыточную выборку и децимацию для уменьшения шума без добавления этапов трубопровода, и они тесно интегрируют ADC с цифровым сигнальным процессором (DSP), чтобы минимизировать задержки межсоединения.

Критические показатели производительности для лидарных ADC

Помимо скорости и разрешения выборки, несколько менее очевидных показателей определяют, подходит ли ADC для автомобильного лидара.

Архитектура ADC для высокоскоростных лидаров

Ни одна архитектура ADC не является оптимальной для всех лидарных приложений.Выбор зависит от требуемого сочетания скорости, разрешения, мощности и количества каналов.

Flash ADCs

Флэш-конвертеры используют банк компараторов для выполнения преобразования в одном тактовом цикле, достигая самых высоких скоростей (десятки GSPS). Однако количество компараторов растет экспоненциально с разрешением (2]N-1 компараторов для N битов), что делает их непрактичными за пределами 8-10 бит за счет мощности и площади. Они используются в многоканальных лидарах вспышки, где каждый пиксель имеет свой ADC с низким разрешением.

Пипелинированные ADC

Пипелинированные архитектуры разбивают преобразование на несколько этапов, каждый со своим собственным ADC с низким разрешением и усилителем остатков. Они предлагают хороший баланс скорости (до нескольких GSPS) и разрешения (12-14 бит). Потребление энергии умеренное, а задержка - несколько тактовых циклов. Пипелинированные ADC доминируют в современных высокопроизводительных лидарных приемниках. Более новые конструкции включают цифровую калибровку для коррекции нелинейности усилителя и несоответствия конденсатора.

ADCs Successive-Approximation-Register (SAR)

SAR ADC известны своей превосходной энергоэффективностью и небольшой площадью. Традиционные SAR-преобразователи ограничены несколькими сотнями MSPS, но с временным переключением (с использованием многих ядер SAR параллельно) скорости могут достигать нескольких GSPS. Компромисс заключается в повышенной сложности в наведении часов и калибровке для устранения межканальных несоответствий. Связанные по времени SAR ADC становятся популярными в компактных твердотельных лидарных модулях.

Взаимосвязанные с временем ADC

Время-перемешивание - это метод, который может быть применен к любому базовому ядру (пипелином, SAR или даже вспышкой). Путем работы M параллельных ADC с забитыми часами эффективная скорость выборки умножается на M. Основная проблема - несоответствие: коэффициент усиления, смещение, перекос во времени и различия в полосе пропускания между каналами создают шпоры в выходном спектре. Расширенные цифровые алгоритмы калибровки фона непрерывно измеряют и исправляют эти несоответствия, позволяя многоканальным интерливенным преобразователям, которые работают на 10 GSPS или более с 12-битным разрешением.

Передовые технологии для повышения производительности

Чтобы вывести ADC за пределы обычных ограничений, инженеры внедряют ряд передовых методов проектирования и калибровки.

Цифровая калибровка и фоновая настройка

Аналоговые несоответствия — несоответствия компонентов, конечное усиление операционного усилителя, нелинейности конденсатора — могут быть исправлены в цифровой области. Многие современные высокоскоростные ADC включают в себя DSP на кристалле, который постоянно контролирует цифровой выход и регулирует калибровочные коэффициенты для усиления, смещения, линейности и даже перекоса времени. Это позволяет ADC поддерживать высокую производительность по температуре и старению, не требуя вмешательства программного обеспечения вне чипа.

Когерентное обнаружение и I/Q демодуляции

Для лидара FMCW ADC часто непосредственно оцифровывает сигнал промежуточной частоты (IF) после оптического смешивания. Требование заключается в меньшей скорости отбора проб в сыром виде и большей в широком динамическом диапазоне и низкофазном шуме. Некоторые конструкции интегрируют демодулирование I/Q на чипе ADC, уменьшая сложность аналогового интерфейса и улучшая показатель шума.

Бимформирование и многоканальная синхронизация

Лидары фазированных массивов используют много параллельных каналов приема для электронного управления лучом. Каждый канал требует выделенного ADC, и все они должны быть синхронизированы по фазе, чтобы поддерживать точные веса формирования луча. Многочиповые механизмы синхронизации, такие как детерминированная задержка подкласса 1 JESD204B, необходимы для масштабирования массивов ADC без потери согласованности.

Чрезмерная выборка и формирование шума

В приложениях, где полоса пропускания лидарного сигнала более узкая, чем максимальная частота выборки ADC, избыточная выборка в сочетании с шумообразующей (модулирование дельта-сигма непрерывного времени) может увеличить SNR в полосе. Хотя ADC дельта-сигма традиционно ограничены аудио и частотами более низкого IF, недавние исследования создали преобразователи, которые работают на 1-2 GSPS с 15-битным ENOB, что делает их привлекательными для лидара с высоким разрешением и малым радиусом действия.

Полупроводниковые технологии, управляющие ADC Performance

Выбор процесса изготовления сильно влияет на достижимую скорость и мощность высокоскоростного ADC.

Интеграция и системные аспекты

Высокоскоростные АЦП не работают изолированно; они должны быть интегрированы в электронный блок управления (ECU) автомобиля вместе с датчиками, FPGA и ИС управления питанием.

Будущие тенденции в лидарских АЦП

Неустанный толчок к повышению производительности, снижению стоимости и большей безопасности приводит к нескольким новым тенденциям.

In-Pixel и Column-Parallel ADC

Твердотельные и флэш-лидарные датчики движутся к большим массивам однофотонных лавинных диодов (SPAD) или линейных APD. Чтобы избежать узких мест для массивных данных вне чипа, дизайнеры интегрируют крошечные ADC непосредственно в каждый пиксель или столбец. САР с временным интервалом или однополосные преобразователи могут быть изготовлены в том же процессе CMOS, что и фотоприемники, что позволяет использовать цифровой лидар с миллионами пикселей.

Машинное обучение - управляемая калибровка и коррекция

Нейронные сети, обученные на картах несоответствия и нелинейности, могут прогнозировать и исправлять ошибки ADC в режиме реального времени. Этот подход обещает ослабить требования к аналоговому дизайну, позволяя использовать компоненты более низкого уровня при сохранении точности на уровне системы. Некоторые исследования уже показывают улучшение ENOB 2-3 бита с использованием коррекции ML на чипе.

ADC с фотонной поддержкой

В долгосрочной перспективе фотонные АЦП, где аналоговый сигнал обрабатывается с использованием оптических методов перед конверсией, могут преодолеть электронный скоростной барьер. Оптическая выборка с использованием заблокированных режимом лазеров может обеспечить джиттер ниже 10 fs, а мультиплексирование с разделением по длине волны может создать много параллельных каналов выборки без аналогового межканального несоответствия. Хотя все еще в лаборатории фотонные АЦП могут в конечном итоге обеспечить лидарные системы с десятками GSPS и 16-битным разрешением.

Заключение

Высокоскоростные АЦП являются основой современных лидарных систем и, в более широком смысле, всего стека автономной навигации транспортных средств. Проектирование этих преобразователей требует глубокого понимания компромиссов аналоговых схем, интеграции на системном уровне и конкретных потребностей лидара времени полета и FMCW. Ключевые проблемы - целостность сигнала на частотах нескольких ГГц, рассеивание мощности, разрешение против скорости и задержки - требуют инновационных архитектурных решений и передовых методов калибровки. По мере развития полупроводниковых процессов и появления новых парадигм, таких как цифровизация в пикселях и фотонная помощь, производительность лидарных АЦП будет продолжать расти, обеспечивая более безопасные, более надежные и более доступные автономные транспортные средства. Инженеры, которые осваивают эти принципы проектирования, будут находиться на переднем крае революции мобильности.

Для дальнейшего чтения изучите ресурсы лидарной цепи сигналов (FLT:0) Analog Devices , Автомобильный портфель ADC Texas Instruments и документ IEEE «A 12-битный 4-GS/s Dual-Channel ADC for Lidar» для более глубокой технической информации.