Разработка цифровых систем управления для робототехники с использованием Vhdl

Цифровые системы управления являются основой современной робототехники, регулирующей все, от регулирования скорости двигателя до сложного автономного принятия решений. Поскольку роботы берут на себя все более сложные роли в производстве, здравоохранении и исследованиях, спрос на высокопроизводительную логику управления с низкой задержкой никогда не был больше. VHDL (VHSIC Hardware Description Language) предоставляет инженерам уникальную возможность разрабатывать собственное цифровое оборудование, которое отвечает строгим требованиям времени и надежности роботизированных приложений. В отличие от программного управления, работающего на процессорах общего назначения, VHDL-проекты могут реализовывать специализированные блоки управления, которые работают параллельно, реагируют в режиме реального времени и потребляют минимальную мощность. В этой статье рассматриваются принципы, методологии и практические соображения использования VHDL для создания цифровых систем управления для робототехники, предлагая подробную дорожную карту как для инженеров, так и для студентов.

Основы цифрового управления для робототехники

Цифровая система управления для робота обычно состоит из четырех основных функциональных блоков: процессоры, датчики, исполнительные механизмы и контроллеры. Процессоры выполняют задачи высокого уровня, такие как планирование пути, связь с внешними системами и координация нескольких осей. Датчики, включая кодеры, ИМУ, камеры и датчики силы, обеспечивают обратную связь в реальном времени с окружающей средой. Приводы, такие как двигатели постоянного тока, шаговые двигатели и сервоприводы, преобразуют электрические управляющие сигналы в механическое движение. Контроллер является критическим элементом, который считывает данные датчиков, применяет алгоритм управления (например, PID, обратная связь состояния или нечеткая логика) и выводит команды на исполнительные механизмы.

В чисто программном подходе контроллер реализован в виде потока или задачи на процессоре или микроконтроллере. В то время как это обеспечивает гибкость, он вводит задержку из-за обработки прерываний, переключения контекста и последовательного выполнения инструкций. Для высокоскоростной робототехники, такой как стабилизация дронов, роботизированные руки с плотными сервопетями или автономные транспортные средства, эти задержки могут ухудшить производительность или даже вызвать нестабильность. VHDL позволяет дизайнеру создавать аппаратную реализацию контроллера, который работает с детерминированным, низкозадержным ответом. Используя программируемые на местах массивы ворот (FPGA) в качестве цели развертывания, инженеры могут повторять и обновлять логику управления без изготовления пользовательских ASIC, делая VHDL практическим выбором для прототипирования и производства малообъемных.

Почему VHDL для роботизированного управления?

VHDL предлагает ряд преимуществ перед альтернативными HDL и высокоуровневыми инструментами синтеза для приложений робототехники. Во-первых, VHDL поддерживает сильную типизацию и обширную абстракцию дизайна, что помогает улавливать ошибки во время компиляции, что особенно важно для критически важных для безопасности роботизированных систем. Во-вторых, его способность моделировать как поведение, так и структуру позволяет инженерам проектировать на различных уровнях абстракции, от законов алгоритмического управления до реализаций уровня затвора. В-третьих, богатый набор функций моделирования VHDL позволяет тщательно тестировать алгоритмы управления перед развертыванием оборудования, снижая риск дорогостоящих редизайнов.

Сравнение с Verilog и SystemVerilog

В то время как Verilog и SystemVerilog также широко используются в цифровом дизайне, явное отображение портов VHDL, одновременные и последовательные назначения сигналов и модульность на основе пакетов часто облегчают управление сложными иерархическими конструкциями управления. Для больших роботизированных систем управления, которые включают в себя несколько интерфейсов датчиков, протоколов связи (например, SPI, I2C, UART) и параллельных контуров управления, читаемость и ремонтопригодность VHDL могут быть выгодными. SystemVerilog предлагает расширенные функции проверки, но VHDL остается сильным выбором для синтезируемого ядра управления.

Синтез высокого уровня (HLS) против ручного VHDL

Инструменты синтеза высокого уровня, такие как Xilinx HLS, позволяют дизайнерам писать алгоритмы управления на C/C++ и автоматически генерировать код HDL. Это может ускорить разработку, но в генерируемом коде часто отсутствует мелкозернистая оптимизация, необходимая для экстремальных временных ограничений. Ручно закодированный VHDL дает инженеру полный контроль над глубиной трубопровода, кодированием состояния и использованием ресурсов, что критически важно для удовлетворения плотных циклов цикла управления менее 1 микросекунды. Для типичных роботизированных циклов управления со скоростью выборки до 100 кГц, ручной кодированный VHDL на FPGA предлагает непревзойденную производительность и предсказуемость.

Создание системы управления на основе VHDL

Хорошо структурированный VHDL-конструкция для роботизированного контроллера обычно использует конечную машину состояния (FSM) для операций последовательности, траекторию передачи данных для арифметических и логических вычислений и выделенные модули для взаимодействия с датчиком и привода привода. Блок управления интерпретирует команды от процессора высокого уровня и генерирует соответствующие управляющие сигналы для траектории передачи данных. Это разделение управления и траектории передачи данных является классическим шаблоном проектирования, который повышает модульность и проверяемость.

Машины конечного состояния для роботизированных задач

FSM идеально подходят для реализации зависимого от состояния поведения роботизированных контроллеров. Например, контроллер двигателя может иметь состояния для инициализации, ускорения, работы в устойчивом состоянии, замедления и аварийной остановки. VHDL позволяет дизайнеру описать этот FSM с помощью архитектуры из трех процессов: один процесс для элементов памяти (регистраторов), один для логики следующего состояния и один для логики вывода. Этот стиль создает чистый, синтезируемый код, который легко имитировать и отлаживать.

-- Example: Simple FSM for motor brake control
type state_type is (IDLE, BRAKE_ON, BRAKE_OFF);
signal current_state, next_state : state_type;

process(clk, reset)
begin
 if reset = '1' then
 current_state <= IDLE;
 elsif rising_edge(clk) then
 current_state <= next_state;
 end if;
end process;

Помимо базовых FSM, более продвинутые архитектуры, такие как микрокодированные блоки управления или конвейерные машины состояния, могут использоваться для координации по нескольким осям или планирования траектории. Ключ заключается в том, чтобы соответствовать сложности машины состояния требованиям времени роботизированной системы.

Datapath Design для алгоритмов управления

Патент данных роботизированного контроллера выполняет арифметические операции, такие как сложение, вычитание, умножение и деление для расчетов закона управления. Например, контроллер PID требует вычислительной ошибки, пропорционального термина, интегрального термина (накопления) и производного термина. Библиотека VHDL numeric std предоставляет подписанные и неподписанные операции, которые эффективно отображаются на срезы FPGA DSP. Используя пиплайнинг, канал передачи данных может обрабатывать несколько входов датчиков одновременно, достигая скорости пропускания, намного превышающей альтернативы на основе микроконтроллера.

Тщательная прокладка трубопровода траектории передачи данных необходима для разрыва длинных комбинаторных путей, которые могли бы ограничить тактовую частоту. Для типичного цикла управления с 10-20 арифметическими операциями распространена глубина трубопровода 3-5 этапов. Код VHDL должен регистрировать промежуточные результаты между этапами для удовлетворения временных ограничений. Этот подход дает конструкцию, которая может работать на сотнях мегагерц, что позволяет использовать скорости петли управления в мегагерцовом диапазоне - подходящие для требовательных приложений, таких как управление отношением квадрокоптера или высокоскоростные роботы-выборщики.

Проектный поток: от спецификации до развертывания FPGA

Поток проектирования роботизированной системы управления на основе VHDL следует структурированному пути, который обеспечивает правильность и производительность. Каждый этап включает в себя конкретные действия и этапы проверки.

1. Спецификация

Первым шагом является определение требований к системе управления: скорость отбора проб, количество осей, типы датчиков, интерфейсы привода (например, PWM, аналоговый выход) и желаемый алгоритм управления (PID, свинцово-отставание, нечеткое и т. Д. Эти спецификации определяют архитектурные решения).

2. RTL Кодирование

Инженеры пишут код VHDL, описывающий поведение уровня передачи регистров (RTL). Хорошей практикой является использование отдельных файлов для каждого модуля (например, FSM, траектория передачи данных, интерфейс датчика) и создание объекта верхнего уровня, который их инстанцирует. Использование пакетов VHDL для определения констант, типов и функций улучшает читаемость и повторное использование.

3. симуляция

Моделирование является краеугольным камнем проверки VHDL. Инженеры пишут тестбенчи, которые генерируют сигналы стимула - имитируют показания датчиков, часы и сброс - и проверяют выходы контроллера. Для роботизированных систем часто полезно моделировать растение (физический робот) на языке высокого уровня (например, Python или MATLAB) и со-симулировать с тестбенчом VHDL, но это может быть ресурсоемким. Как минимум, тестбенч должен выполнять краевые случаи, такие как шум датчика, внезапные изменения заданных точек и условия неисправности.

4. Синтез и осуществление

После моделирования код RTL синтезируется в нет-лист уровня шлюза, ориентированный на конкретное устройство FPGA. Инструменты синтеза, такие как Xilinx Vivado или Intel Quartus Prime, оптимизируют площадь, скорость или мощность на основе пользовательских ограничений. Анализ времени гарантирует, что все пути соответствуют необходимому периоду времени, особенно для цикла управления. Затем место и маршрут отображает дизайн в LUT FPGA, шлепанцы, срезы DSP и блок RAM.

5.Проверка оборудования

После того, как FPGA запрограммирована, инженеры проводят тестирование аппаратного обеспечения в контуре (HIL). FPGA подключена к фактическим датчикам и исполнительным устройствам (или аппаратному эмулятору). Используя осциллограф, логический анализатор или ядро отладки на чипе, дизайнер проверяет, что система управления ведет себя правильно в реальном времени. Эта фаза часто выявляет проблемы, которые не были выявлены в моделировании, такие как проблемы целостности сигнала или неидеальное поведение датчика.

Основные конструкции VHDL для робототехники

Освоение нескольких основных конструкций VHDL значительно облегчит разработку роботизированных контроллеров. Ниже приведены некоторые из наиболее часто используемых.

• Процесс со списком чувствительности: Используется для моделирования последовательной логики и FSM. Список чувствительности должен включать часы и асинхронные сигналы сброса.
• Генетика: Генетика: Позволяет параметризировать поведение модуля, такое как ширина шины, противоограничения или коэффициенты PID, что позволяет повторно использовать различные роботизированные платформы.
• Пакеты и компоненты: Пакеты инкапсулируют общие функции и определения типов; компоненты (или прямое включение в картографирование портов объекта) способствуют модульному дизайну.
• Арифметические операторы с числом std: Позволяют подписывать и не подписывать операции, которые отображаются на эффективное оборудование. Для умножения рассмотрите возможность использования вывода блока DSP.
• Типы записей: Типы записей: Полезно для группировки связанных сигналов, таких как пакет данных датчика (действительный, угол, скорость).
• Ассертные заявления: Жизненно важное значение для проверки — оповещать проектировщика во время моделирования, если нарушаются предварительные условия или временные ограничения.

Один из распространенных примеров - генерация сигнала PWM для серво- или моторного управления. Генератор PWM в VHDL требует счетчика, который сравнивается с значениями рабочего цикла и периода, производя переменную ширину импульса. Рабочий цикл может обновляться алгоритмом управления каждой итерацией цикла.

-- Simplified PWM generator (single channel)
process(clk)
 variable count : integer range 0 to PERIOD-1 := 0;
begin
 if rising_edge(clk) then
 if count < DUTY_CYCLE then
 pwm_out <= '1';
 else
 pwm_out <= '0';
 end if;
 if count = PERIOD-1 then
 count := 0;
 else
 count := count + 1;
 end if;
 end if;
end process;

Такие конструкции образуют строительные блоки более сложных систем управления. Составляя несколько каналов PWM, декодеров квадратурного кодера и цифровых фильтров, инженеры могут построить полный центр управления роботом на одной FPGA.

Тематическое исследование: разработка PID-контроллера в VHDL

Чтобы проиллюстрировать практическое применение VHDL в робототехнике, рассмотрим конструкцию цифрового PID-контроллера для системы регулирования скорости двигателя постоянного тока. Алгоритм PID вычисляет выход U(t) управления как:

U = Kp * e + Ki * ⁇ e dt + Kd * de/dt

В цифровой реализации интеграл аппроксимируется накоплением, а производная — разностью. Конструкция VHDL обычно включает в себя следующие модули:

• Калькулятор ошибок: Вычитает фактическую скорость (из кодера) из командной заданной точки, создавая подписанную ошибку.
• Пропорциональный путь: Умножает ошибку на Kp (подписанную константу с фиксированной точкой). Используйте блок сдвига и добавления или DSP для эффективности.
• Интегральный путь: Накопляет ошибку с течением времени, ограниченную анти-зажимом аккумулятора. Ширина аккумулятора должна быть больше шины ошибки, чтобы предотвратить перелив.
• Производный путь: Вычисляет разницу между текущей и предыдущей ошибками, умноженную на Kd. Регистр хранит предыдущую ошибку.
• Суммация и ограничение выхода: Добавляет три термина и ограничивает выход в диапазоне PWM (например, от 0 до 1023).

Вся конструкция может быть отсчитана с высокой скоростью, с трубоукладкой, вставленной между арифметическими этапами для соответствия времени. Для 1 кГц-петли управления типична тактовая частота 10 МГц и более, оставляя достаточный запас для других задач. Коэффициенты PID (Kp, Ki, Kd) могут храниться в виде дженериков или регистров, которые обновляются основным процессором через интерфейс с картой памяти.

Для тестирования такого контроллера требуется тест-скрипка, которая генерирует имитируемый сигнал кодера (например, счетчик с добавленным шумом) и контролирует выход PWM. Путем подметания заданной точки и наблюдения за ответом инженеры могут настроить коэффициент усиления PID перед развертыванием. После проверки код VHDL может быть синтезирован для FPGA и интегрирован с фактическим оборудованием драйвера двигателя.

Испытания и проверка

В отличие от программного обеспечения, которое может быть исправлено после развертывания, аппаратные ошибки могут привести к дорогостоящим пересмотрам платы. Эффективные стратегии проверки включают:

• Моделирование на уровне юнитов: Каждый модуль (например, генератор PWM, декодер кодера, PID) тестируется независимо с помощью направленных и случайных тестов.
• Интеграция моделирования: Контроллер верхнего уровня тестируется с имитируемой моделью установки. Например, высокоуровневая модель двигателя и динамики нагрузки может быть записана в самом VHDL или симулирована с помощью другого инструмента.
• Формальная проверка: Для критически важных для безопасности функций формальные инструменты могут доказать, что сигналы никогда не достигают недействительных состояний или что всегда соблюдаются временные ограничения.
• Программное обеспечение в петле (HIL): FPGA подключен к симулятору реального времени (например, от Opal-RT или National Instruments), который эмулирует динамику робота, обеспечивая реалистичную тестовую среду.
• Встроенные утверждения в VHDL (с использованием PSL или VHDL-2019) проверяют инварианты во время моделирования, такие как «моторный ток никогда не должен превышать max limit».