Den pågående Quest för Transistor Miniaturization

I årtionden har halvledarindustrin följt Moores lag, krympt transistordimensioner för att packa mer datorkraft i allt mindre områden. Denna obevekliga skalning har gjort det möjligt för smartphones, molnservrar och AI-acceleratorer som definierar det moderna livet. Men eftersom transistorportörens gatelängder närmar sig atomskalanen, kommer den traditionella kiseldioxiden (SiO2) gate dielectric - efter guldstandarden - att definiera en kritisk flaskhals.

Varför Dielectrics materia i transistorer

Kapacitans och porten Stack

[Till en metall-oxid-semiconductor field-effect transistor (MOSFET), portstacken består av en metallelektrod (eller kraftigt doped poly-silikon) separerad från halvledarkanalen genom ett isolerande skikt - porten dielektrisk. Porten fungerar som en kapacitor: tillämpa en spänning inducerar en ledande kanal i silikonen under. Möjligheten att modulera kanalen är direkt proportionell till portkapaciteten per enhet, som för en parallell-plat= tick = tick

Läckageproblemet

När SiO2 tjocklek sjunker under ~ 1,5 nanometer, direkta tunnelströmmar blir oacceptabelt höga. Electrons kan korsa isolatorn även när transistorn ska vara av, slösa kraft och generera värme. Branschens svar var att hitta ett material med ett högre ] k]] värde så att en fysiskt tjockare film kan ge samma motsvarande oxidtjocklek (EOT) som ett ultrat SiO2-skikt.

Vanliga högk-delektricitet och deras egenskaper

Nyckelmaterial

Den mest antagna högkvarteret i modern CMOS-logik är hafniumdioxid (HfO2), med en dielectric konstant på cirka 20-25, jämfört med 3,9 för SiO2. Andra framstående kandidater inkluderar zirkoniumdioxid (ZrO2, ]]] k]] = 25-30), aflyträthet (Al2O3, ]])[[[[[[[[[[[[[[[[[[[[[[[L]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]]][[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[[

Varför inte bara använda en tjockare lågk material?

Om en lågk dielektrisk görs tjockare för att minska läckage, kapacitansen sjunker, och transistorn förlorar sin förmåga att byta snabbt. Högk material lösa detta dilemma genom att bevara kapacitans medan undertrycka tunnlar. Lika viktigt, många högk dielektriska deponeras med hjälp av atomskiktsavsättning (ALD), en teknik som ger atomnivå tjocklek kontroll och utmärkt konformalitet över komplexa tredimensionella transistorstrukturer som FinFETs och hegateallaround (Around)

Integrationsutmaningar: Metal Gates och gränssnitt

Phonon och Charge Trapping Issue

"Omplacering av SiO2 med en högk dielektrisk är inte en enkel drop-in substitution. Högk-material har ofta en lägre energibandsgap och en högre densitet av fällastatus vid gränssnittet med kisel. Dessa fällor kan fånga laddningsbärare, vilket orsakar tröskelspänningsskift, minskad bärrörlighet och tillförlitlighetsproblem som biastemperaturinstabilitet (BTI) och tidsberoende dielektrisk nedbrytning (TDDB)"

Arbetsfunktionsteknik och metallportar

Poly-silicon grindar är oförenliga med många högkvarter på grund av Fermi-nivå pinning och utarmningseffekter som försämrar prestanda. Branschen löste detta genom att byta till metallportar med tunable arbetsfunktioner. För n-typ och p-typ MOSFETs, olika metaller (t.ex. TiAl för nFET, MoN eller TiN för pFET) väljs för att ställa in rätt tröskelspänning.

Tillverkningsteknik

Atomic Layer Deposition (ALD)

ALD är den föredragna metoden för att deponera högk dielektrisk eftersom den bygger på självbegränsande ytreaktioner. En typisk cykel för HfO2 använder växlande exponeringar av tetrakis (dimethylamido)hafnium och vattenånga. Detta ger en film med uniformitet över en 300 mm wafer och inuti djupt recessed funktioner. ALD möjliggör också exakt kontroll av filmkomposition, så att bildandet av ternära oxider eller multilayers (t.0, HfzrO)

Post-Deposition Annealing

Efter ALD används ett högtemperaturförtärande steg (vanligtvis i en inert omgivning som N2 eller bildande gas) för att förtäta filmen, minska defekta densiteter och förbättra kristallinitet. Kristallfasen av HfO2 påverkar starkt dess tillåtelse: den monokliniska fasen (vanlig efter nedläggning) har ]]] k]] ≈ 17, medan den tetragonala eller kubiska fasen kan uppnå ]

Tillförlitlighet och nedbrytningsmekanismer

Bias Temperatur Instabilitet (BTI)

Under långvarig gate spänning, laddning fånga i högk lager orsakar en gradvis förändring i tröskelspänning. Detta är särskilt allvarligt för pMOS-enheter under negativ bias (NBTI). Den höga densiteten av befintliga fällor i HfO2 i förhållande till SiO2 gör BTI en kritisk oro. Forskare undersöker syresämring tekniker och kväve införlivning för att minska fällan densitet.

Time-Dependent Dielectric Breakdown (TDDB)

Även känd som oxidnedbrytning, TDDB begränsar livslängden för en transistor. I högk-stackar, nedbrytning fortsätter genom bildandet av förkylningsvägar i både högk- och gränssnittslager. Statistiska modeller som Weibull-distributionen används för att förutsäga misslyckanden och processförbättringar - som att optimera tjockleken förhållandet av dubbla lager - har utökad tillförlitlighet marginaler.

Framtida riktlinjer: Utöver konventionell högkvalité

Ferroelectric HfO2 och negativ kapacitans

En oväntad upptäckt under 2010-talet var att vissa kristallina faser av HfO2 (orthorhombic) uppvisar ferroelectricity. Detta öppnar dörren till negativ kapacitanstransistorer, där ferroelectric switching kan förstärka portspänningen och möjliggöra sub-60 mV / decade switching (Boltzmanngränsen). Ferroelectric HfO2 används redan i ferroelec random-access minne (FeRAM) prototyper och logiska applikationer är aktiva.

Högk på 2D-material

Tvådimensionella halvledare som MoS2 och WSe2 erbjuder ultimat kanaltunnhet (ett atomskikt) och löfte fortsatte att skala bortom kiselens gränser. Men deponera en högk dielektrisk på en 2D-yta utan att skada det bräckliga lagret eller skapa för många gränssnittsfällor förblir en utmaning. Senaste arbetet med att använda utsäde ALD och molekylär lagerdeposition (MLD) visar framsteg och kombinationen av 2D-kanaler med högk gate insulatorer kan förlänga Moores lagar.

Alternativa högk kandidater

Material som LaLuO3, AlScN och BaTiO3 är under utredning för sina ultrahöga tillåtelser eller nya egenskaper. För logik är det primära målet att driva EOT under 0,5 nm samtidigt som läckage hålls inom acceptabla gränser. Detta kräver inte bara hög ]]k]] men också en tillräckligt stor band gap (> 5 eV) och kompatibilitet med CMOS termiska budgetar.

Slutsats

Högk dielektriska är inte bara en stegvis förbättring; de är en grundläggande möjliggörare av modern halvledarteknik. Genom att ersätta SiO2 med material som hafniumdioxid och zirkoniumdioxid, fortsätter industrin att krympa transistorer medan de styr läckage och bibehåller prestanda. Den framgångsrika integrationen av högkeditativa dielektriska med metallportar har blivit hörnstenen i varje avancerad logiknod från 45 nm till subhy-3 nm eran.