VHDL (VHSIC ฮาร์ดแวร์) เป็นภาษาที่ทรงพลังที่ใช้จําลองระบบอิเล็กทรอนิกส์ ในระดับต่าง ๆ ของความนามธรรม มีประโยชน์โดยเฉพาะในการออกแบบส่วนประกอบฮาร์ดแวร์ เช่น เครื่องกําเนิดตัวเลข (RNGs) ฮาร์ดแวร์พื้นฐาน จะมีความสําคัญในการประมวลผล, จําลอง และการสื่อสารแบบปลอดภัย ซึ่งเป็นการสุ่มที่มีความสําคัญอย่างมาก
แนะนํา VHDL และ RNGs
VHDL ช่วยให้วิศวกรอธิบายพฤติกรรมและโครงสร้างของระบบดิจิทัลได้ เมื่อออกแบบฮาร์ดแวร์ RNG VHDL ให้เป็นเครื่องมือในการจัดอัลกอริทึมที่ซับซ้อนโดยตรงในฮาร์ดแวร์ เปิดใช้งานได้เร็วขึ้นและปลอดภัยมากขึ้น เมื่อเทียบกับวิธีการแบบสุ่มของซอฟต์แวร์
ออกแบบฮาร์ดแวร์ RNG กับ VHDL
วงจร ที่ ซับ ซ้อน ที่ สุด ของ ระบบ คอมพิวเตอร์ คือ การ ใช้ อุปกรณ์ ที่ มี ประสิทธิภาพ ใน การ ควบคุม การ เคลื่อน ไหว ของ ระบบ อิเล็กทรอนิกส์
โครงสร้างพื้นฐาน VHDL สําหรับ RNGs
การออกแบบ VHDL สําหรับ RNG ทั่วไปรวมถึง:
- พอร์ตนําเข้าสําหรับสัญญาณควบคุม
- ประกาศสัญญาณสําหรับรัฐภายใน
- โพรเซสที่สร้างการสุ่ม
- พอร์ตส่งออกเสียงเพื่อทําการสุ่มบิต
ตัวอย่าง: Simple Xor Shift RNG ใน VHDL
วิธีหนึ่งทั่วไปคืออัลกอริทึมการเปลี่ยนตัวแปร XOR ซึ่งง่ายต่อการนําไปใช้ในฮาร์ดแวร์ ด้านล่างเป็นตัวอย่าง VHDL พื้นฐาน:
[FLT: 0] Note: ตัวอย่างนี้เพื่อวัตถุประสงค์การศึกษา และไม่ได้สร้างความสุ่มอย่างมีนัยยะเชิงวิชาการ
[FLT: 0] ปฏิญญา entity:
[FLT: 0] รหัส VHDL:[[FLT: 1]
''vhdlfs xor ship rd trans transl เป็นพอร์ต (clk): ใน std logic; record: in std logic; rid bit: outstd logic); ปิดท้าย xor ship rend rong; ''
[FLT: 0] Achitecture:
'' '' สถาปัตยกรรมแบบ readage ของ xor graph rng เป็นเครื่องหมายเมล็ด ': std logic logig logig value(3 value): "1011"; เริ่มดําเนินการ (clk, recred) ใหม่ (Rest= 1'; แล้วเริ่มการเรียกเมล็ดพืช <=1011; eptegraph segue( true) จากนั้น เมล็ดพืช (2*3+1); idd= dieve (((( 0); ); idd/ bit=; หากจบกระบวนการ; lt; ''; ''; lt; ''
ข้อ ดี ของ การ ใช้ วี เอช ดี แอล สําหรับ การ จลาจล
การ ออก แบบ อาร์ เอ็น เอ ใน วี เอช ดี แอล ให้ ประโยชน์ หลาย อย่าง:
- ปฏิบัติการความเร็วสูงที่เหมาะสมสําหรับการนําไปใช้ในการใช้งานจริง
- การ เข้า สู่ รูป แบบ เอฟ พี เอกราฟิก หรือ แอ ส ติก ที่ ใหญ่ กว่า
- ความ สามารถ ใน การ จําลอง และ ทดสอบ ปรากฏการณ์ ทาง กายภาพ อย่าง ถูก ต้อง
- การ ปรับ ปรุง แก้ไข อย่าง ง่าย ดาย และ ง่าย
รูปแบบการวน
VHDL เป็นโครง คุณที่มีประสิทธิภาพและยืดหยุ่น สําหรับการออกแบบเครื่องกําเนิดตัวเลขแบบสุ่มของฮาร์ดแวร์ ในขณะที่อัลกอริทึมง่ายๆ เช่น เครื่อง XOR เปลี่ยนแปลงง่ายในการนําไปใช้