การเพิ่มข้อมูลการเพิ่ม/ การนับใน กราฟ FPGA เป็นงานพื้นฐานในตรรกะดิจิทัล ตัวนับเหล่านี้ถูกใช้สําหรับการนับเหตุการณ์, เวลา และโปรแกรมต่าง ๆ มัคคุเทศก์นี้จะให้วิธีการทําขั้นตอนต่อขั้นตอนในการออกแบบและใช้การนับอย่างมีประสิทธิภาพ
การ เข้าใจ ข้อ โต้ แย้ง ขึ้น ลง
ตัวนับแบบเพิ่มหรือลดเสียง คืออุปกรณ์ดิจิทัลที่นับลําดับจากค่าขึ้นลง หรือค่าตามสัญญาณควบคุม โดยปกติจะเป็นแบบฟลิพฟลุพ ประตูตรรกะ และตัวควบคุม ส่วนส่วนประกอบหลักๆนี้รวมค่าจํานวนนับ, ตรรกะควบคุม และค่าป้อนนาฬิกาด้วย
การ ออก แบบ ตัว แทน
ขั้นแรกคือ กําหนดความกว้างของตัวนับ ซึ่งเป็นตัวกําหนดค่าสูงสุด การตัดสินใจใช้สัญญาณควบคุมในการนับขึ้นหรือลง ใช้การพลิก-ฟลอปเพื่อเก็บค่าตรรกะต่าง ๆ ที่ใช้ในการผลิตในปัจจุบัน และออกแบบตรรกะการผสมเพื่อจัดการการเพิ่มหรือลดจํานวนตัวเลขที่อิงกับตัวควบคุม
การ เพิ่ม พูน ใน เอฟ พี จี เอ
ใช้ภาษาที่ใช้ในระบบฮาร์ดแวร์ (HDL) เช่น VHDL หรือ Verilog เพื่อถอดรหัสตัวเคาเตอร์ กําหนดสัญญาณเข้าสําหรับนาฬิกา, record และควบคุม ใช้บล็อกโพรเซส หรือบล็อกเสมอเพื่อปรับปรุงค่าจํานวนของนาฬิกาแต่ละตัว โปรดแน่ใจว่ามีการประมวลผลและส่งเงื่อนไขการไหลของนาฬิกาแล้ว
รายการของขั้นตอนหลัก:
- บอกสัญญาณเข้าและส่งออกไป
- สร้างหน่วยความจําลงทะเบียนพลิกกลับสําหรับนับ
- ตรรกะที่อธิบายไม่ได้ สําหรับการนับหรือลง
- จัดการรีเซ็ตและเงื่อนไขที่ล้น
- สังเคราะห์และทดสอบการออกแบบบนฮาร์ดแวร์ FPGA