Ang digital design verification ay isang kritikal na proseso sa pagtiyak sa pagiging tama at maaasahan ng mga digital circuit bago ang paggawa. Ito ay kinasasangkutan ng iba't ibang pamamaraan at pamantayan upang patunayan na ang isang disenyo ay nakatutugon sa mga detalye at mga gawain nito nang wasto sa ilalim ng iba't ibang mga kondisyon.
Mga Pamamaraan ng Pag - uuri
Ang mga karaniwang paraan ng beripikasyon ay kinabibilangan ng reaksyon, pormal na beripikasyon, at emisyon. ang simisyon ay kinasasangkutan ng pagtakbo ng disenyo sa mga kaso ng pagsubok upang maobserbahan ang pag-uugali. ang formal verification ay gumagamit ng mga pamamaraang matematikal upang patunayan ang mga katangian ng disenyo. ang Emotion ay nagbibigay ng mga kapaligirang hardware-tulad ng pagsubok para sa mas mabilis na pagpapatunay.
Mga Pamantayan sa Digital na Pag - uuri
Kabilang sa mga kapansin - pansing pamantayan ang IEEE 1800 (SystemVerilog) at IEEE 1801 (UPF). Ang mga pamantayang ito ay nagbibigay ng kahulugan sa mga pamamaraan para sa mga testbenche, pamamahala sa kuryente, at pagsaklaw sa beripikasyon, pabagu - bagong pagsasama at pinakamabuting mga gawain sa ibayo ng mga proyekto.
Mga Halimbawa ng Pamamaraan ng Pag - uuri
Kabilang sa mga halimbawa ang nakadirektang pagsubok, kung saan sinusubok ang espesipikong mga senaryo, at ang coverage-driving verification, na naglalayong liberated na subukin ang lahat ng posibleng mga estado. bukod dito, ang mga iginiit na verification ay gumagamit ng mga pag-aangkin upang suriin ang mga paglabag sa disenyo sa panahon ng rekombinasyon.
- Simula
- Pormal na beripikasyon
- Pag - unlad
- Isang beripikasyong pang-ssertasyon na may mababang antas