Ang mga sirkitong kontraksiyon ay mga pangunahing bahagi sa mga aplikasyong FPGA, na ginagamit para sa pagbilang ng mga pangyayari, paglikha ng mga hudyat na pang-oras, at paglikha ng mga pagkaantala. Ang pagdisenyo ng parehong synchronous at asynchronous counters ay nangangailangan ng pag-unawa sa kanilang mga pagkakaiba at pamamaraang pagpapatupad. Ang gabay na ito ay nagbibigay ng isang hakbang-by-paste na pamamaraan sa epektibong pagdidisenyo ng mga counter na ito.

Masasakit na Kontra

Ang synchronous counters ay sabay na nagreresulta sa kanilang estado sa isang gilid ng orasan. Ito ay gumagawa sa kanila na mas mahulaan at mas madaling kontrolin. Ang disenyo ay kinasasangkutan ng paggamit ng flip-flops na konektado sa isang espesipikong configuration upang mabilang sa binary o iba pang mga pagkakasunud-sunod.

Mga hakbang upang magdisenyo ng isang sabay - sabay na kontra:

  • Alamin ang pagkakasunud - sunod at dami ng mga piraso na kailangan.
  • Piliin ang uri ng flip-flops (e.g., D, T, JK).
  • Idisenyo ang kombinatorikang lohika para sa mga flip-flop input na nakabatay sa kasalukuyang estado.
  • Pagkonekta flip-flops sa serye, ang pagtiyak sa bawat output ng flip-flop ay nagpapakain sa susunod na yugto kung kinakailangan.
  • Isasaayos ang sirkito at tiyakin ang pagkilos nito sa pamamagitan ng reaksyon.

Masuway na mga Alaban

Ang mga asynchronous counter, na kilala rin bilang mga frealple counter, ay nagreresulta sa kanilang mga estado na sequentially. Ang flip-flop output na pagbabago ay nag-uudyok sa susunod na flip-flop, na nagiging sanhi ng isang freapple effect. Ang mga ito ay mas simple ngunit hindi gaanong nasusuri kaysa sa mga synchronous counter.

Mga hakbang sa pagdidisenyo ng isang asynchronous counter:

  • Pag - isipan ang dami ng maliliit na piraso at bilangin ang pagkakasunud - sunod.
  • Pagkonekta ng flip-flops sa serye, na ang bawat flip-flop ay nag-uumpisa sa pamamagitan ng ang dating output ng isa.
  • Ang configure flip-flops sa toggle sa bawat clock pulse.
  • Subukin ang sirkito sa pamamagitan ng pag - uulit upang matiyak ang tamang pagbibilang ng paggawi.

Paghahambing at mga Pakinabang

Ang mga sintetikong kontrasyo ay mas pinipili para sa mga high-speed na aplikasyon dahil sa kanilang inaasahang tiyempo. ang mga asynchronous counter ay mas simple at angkop para sa mga mababang-speed na mga atas kung saan ang pagiging komplikado at bilis ay hindi gaanong kritikal.

Ang pagpili sa pagitan ng dalawa ay depende sa espesipikong mga kahilingan ng aplikasyong FPGA, kabilang ang bilis, kasalimuutan, at pagkonsumo ng kuryente.