Ang Sigma-delta analoge-to-digital na mga converter (ADCs) ay ang gulugod ng mga sistemang mataas-precision measure, mula sa presipitasyong medikal hanggang high-end audio at industriyal na prosesong kontrol. Ang kanilang natatanging arkitektura ay nagkamit ng mataas na resolusyon sa pamamagitan ng labis na pag-aalsa at pag-iinhinyerong pag-aayos, ngunit ang pag-iingat na ito ay nangangailangan ng natatanging linearitibidad. Ang non-linearity ay nagpapakilala ng mataas na harmonikong pag-eksomiko at nagpapababa ng epektibong bilang ng mga bitseksiyon (ENOCg inkwensiyal. Ang mga stransiyaltokular na mga strantipikong mga strandress-C ay nagbibigay ng mga strantipikong mga strantiporidad ay nagbibigay ng mga straptoid upang material upang material ng mataas sa mga strikto at mga strikto ng mga strikto ng mataas na pang-C na pang-pres.

Pag-unawa sa Linyang Patimog sa Sigma-Delta ADCs

Linearity sa isang ADC kung gaano katapat na ang digital output code ay katumbas ng analog input boltahe sa buong input range. Dalawang susing metrics quanify linearity: mahalagang non-linearity (INL) at iba't ibang mga di-linearity (DNL). Ang INL ay sumusukat sa paglihis ng aktuwal na paglipat na gumagana mula sa isang ideyal na tuwid na linya, habang ang DNL ay sumasakop sa pag-ikot ng mga sukat sa pagitan ng mga katabing code. Sa sigma-delCSCSCSCS na nagreaktibo bilang hindi kanais nais na mga tono at ang mga signal na stack na static na stailization ay maaaring magkaroon ng mataas na signal sa undergical-concansisic na stainment. Ang isang spytomed. Ang isang spytomed na staincandcandom ay maaaring magkaroon ng spic na signal na undercancancancancancancanception na spiral na spiral ay isang spiral na spinc

Kabilang sa mga pangunahing pinagkukunan ng mga hindi-linearidad sa mga sigma-delta ADC ang:

  • Quantization error pattern dependent – Sa mga mababang-order moduator, ang pagkakamali sa quanisasyon ay maaaring maging nauugnay sa input, na gumagawa ng mga walang-hanggan na tono.
  • Ang mga diperensiya sa sirkito – Non-linearities in operational amplipayers, capacitor, switches, at reference literals ay nagpapakilala ng mga degraksiyon.
  • [Capacitor mismatch[ – Sa reverse-capacitor integrators, ang mga mismatch sa pagitan ng mga unit capacitor ay lumilikha ng mga pagkakamaling signal-dependent.
  • Clock jitter – Random iba't ibang mga halimbawa ng mga konstante na ginagawang ingay at harmonikong pagpilipit, lalo na sa mataas na frequency.

Ang pakikipag-usap sa mga pinagkukunang ito ay sistematikong mahalaga para maabot ang 16- hanggang 24-bit na mga antas ng prekwensiya na kinakailangan sa prekwensiyang timbang, data biling, at sensor interfaces.

Mga Pangunahing Pinagmulan ng Non-Linearidad

Maling Paghatol at Pagtatangka ng Capacitor

Ang mga witched-capacitor integrators ay umaasa sa mga tumpak na ratio ng mga capacititor. ang mga pagpaparaya sa pag-aalsa ay nagdudulot ng mga random na mismatch, na humahantong sa pagkakamit ng mga pagkakamali at non-linearity.Ang pag-iniksiyon ng Chargin mula sa MOS ay lalo pang pumipilipit sa paglilipat ng charge, lalo na habang ang input volve ay nagbabago. ang mga pamamaraang Dynamicle na nagtutugma (DEM) ay maaaring mag-intige mismatch, ngunit ang mga ito ay nagpapakilala ng komplikado sa digital domat.

Operasyonal Amplifier Non-Linearidad

Ang integratorizers operamental amplifier (op-amp) ay dapat may labis na mataas na open-loop na pakinabang at sapat na bandwidth upang maayos sa loob ng isang phase ng orasan. Finite purge ay nagdudulot ng pagkakamali; ang non-linear output resistance ay lumilikha ng harmonikong pag-iiba. Para sa mga mataas na-linearity disenyo, ang mga op-amp ay kadalasang idinisenyo na may pakinabang na nagpapalakas o cascode strucilscules, at ang mga pamamaraang pang-edukasyon ay nagpapaliit ng para sa para sa para sa para sa para sa para sa mga para sa para sa parasitikong capactibidad.

Mga Di-Kaginam na Kentizer

Sa mga multibit sigma-delta moduators, ang mga panloob na quantizerizer na mga yugtong paghahambing o flash ADC ay dumaranas ng offset mismatch at hysteresis. ang mga di-pag-aasal na ito ay lumilikha ng mga patay na sona o hindi pantay na mga stall voltation, na nagpapakilala ng parehong mga pagkakamaling DNL at INL. Offset calibration at pre-amplification ay tumutulong sa pagbabawas ng mga epektong ito.

Ang Boteng - Tumutukoy at ang Ingay na Suplay

Ang ADCifics internal reference volvout at power supply rails ay dapat na napakalinis. Ripple o thermal drift sa reperensiya ay direktang nagsasalin upang magkamit ng mga pagkakamali at pagpilipit. dedikado. dedikado ang mga de-noise regulator, decoupling networks, at mga guard ring ay mga pamantayang gawain.

Mga Estratehiya sa Pagpapasulong ng Linearity

Mga Pamamaraan sa Paglubog ng Araw

Ang dither ay kinasasangkutan ng pagdaragdag ng maliit, hindi pa nailalapat na randomang hudyat (karaniwan na sa antas ng LSB) bago ang quantizer. nitong binabaklas ang pagkakamaling quansyon mula sa input, na sinisira ang mga tonong walang silbi at binabawasan ang harmonikong pagpilipit.Ang dither ay maaaring ma-instansiya sa pamamagitan ng tiyak na randomang kasalukuyang pinagmulan — o digital, kung saan ang isang pse-random sequence ay idinaragdag sa quanzer output at muling baguhin sa kalaunan. Ang trade-off ay bahagyang pagtaas sa sahig ng ingay, ngunit ang pagpapabuti ay kadalasang sa linya. Para sa high-transcand uld uld stainment.

2. Pagtutuwid sa mga Kalibraan at Digital

Ang digital calibration ay nagreresulta sa analog na mga hindi-ideyalidad sa pamamagitan ng pag-aangkop ng mga cobicture o mga termino ng pagtutuwid sa tunay na panahon. ang dalawang karaniwang paraan ay:

  • Forreground calibration – Nagtatanghal sa panahon ng startup o bankteryang mga mode, isang kilalang hudyat ng pagsusulit ang inilalapat, at ang paglihis ay sinusukat upang mag-commute ng mga parameter.
  • Background calibration – Continuously adjustments para sa mga parameters sa panahon ng normal na operasyon gamit ang correlation o injection ng isang maliit na pilot tone. Ang stack calibration ay mahalaga para sa mga aplikasyon na nangangailangan ng hindi interrupted na katumpakan sa temperatura at pagtanda.

Ang mga digital na recruiting algorithms ay maaari ring mag-fraim para sa capacitor mismatch sa pamamagitan ng pag-imbak ng mga nasukat na mga pabigat at paglalapat ng FIR-tulad na pagtutuwid pagkatapos ng determinasyong filter. para sa karagdagang pagbasa sa digital na calibration sa mga sigma-delta ADC, tingnan ang Analog na teknikal na artikulo sa mga pamamaraang alibrasyon[.

3. Mga Palabas sa Topology

Mas Mataas-Order Noise Shaping

Pinararami ang modullator order na nagtutulak ng mas quanization ingay sa banda ng interes, binabawasan ang in-band error at ang pangangailangan para sa labis na linear analoges mga bahagi. gayunpaman, ang katatagan ay nagiging mas hamon.Ang mga topologie ng stage ay namamahagi ng quanization ingay sa ibayo ng multiple loops at muling i-combagine ang mga ito digitally, nagkamit ng mahusay na linearity nang walang matatag na mga pagkabahala.

Maraming - Uring Kuwaltisidad

Pinapalitan ang isang-bit na quantropizer ng isang multibit quantropizer (e.g., 3-bit o 4-bit) ay nagbabawas ng quanisasyong hakbang at likas na nagpapabuti ng linearity sa pamamagitan ng pagbaba ng quanization error ampluded. Ang pangkalakalan-off ay na ang panloob na DAC sa feedge path ay dapat na labis na linear. Dynamic elementong tugma (DEM) o data-weighted feed quanction (DA) algoritms na ginagamit upang hubugin ang DC ⁇ ct.

Pakain ng forward vs. Pakain sa Topologie

Ang mga arkitekturang breedforward ay nagpapagaan ng signal swing sa integrator outputs, na ibinababa ang lihis mula sa op-amp non-linearity.Ang mga toothologies ay nagbibigay ng mas mahusay na katutubong katatagan ngunit nangangailangan ng mas malaking signal swing. pagpili ng tamang topolohiya para sa kinakailangang linearity at ang SNR ay isang kritikal na design elektration election.

4. Circuit-Level Optimizations

Sa antas na transistor, ang ilang pamamaraan ay nagpapasigla sa pagiging linearity:

  • Bootstrapped switchs – Panatilihin ang patuloy na tarangkahan-source volve sa panahon ng mga halimbawa, bawasan ang switch resistance varise at charge injection.
  • Gain-boosting sa op-amps[ – Pinatataas ang open-loop na pakinabang upang mabawasan ang pagkakamaling pang-agham at mapabuti ang paglutas ng linearity.
  • Common-mode feedback (CMFB) ksakilization[ – Ang mga ensures ang integratoriks output common-mode volvement ay nananatiling matatag, pumipigil sa pag-iiba.
  • AngLayout symmetry – Matched capacitor arrays at iba't ibang mga daang hudyat ay nagpapaliit sa sistematikong mga offset at mismatch.

5. System-Level Residences

Ang pagiging maliwanag ay hindi lamang isang suliranin sa analog; ang disenyo ng sistema ay gumaganap ng malaking bahagi.

  • Clock jitter refunce – Gumamit ng mga mababang-jitter PLLLL o panlabas na kristal na oscillators. Ang mga sigma-delta moduator ay sensitibo sa orasan jitter dahil ito ay nagpapakilala ng mga naisasalaming kawalang katiyakan.
  • Ang depot ay nagtutustos ng pagbubukod – Ang mga hiwalay na analog at digital supply rail na may mga ferite beads at mga mababang-dropout regulator (LDOS).
  • Ang pangasiwaangrmal – Ang mga temperaturang split sa ibayo ng chip ay sanhi ng maling pag-anod.Uniform temperature distribution at on-chip temperature sensors ay pumapayag ng kabayaran.
  • [Louyt pinakamagagaling na gawain – Iwasan ang paggapi sa mga signal na digital malapit sa sensitibong analog nodes. Gamitin ang mga singsing na bantay at malalim na N-well upang ibukod ang ingay na substrate.

Patiunang Pamamaraan: Dynamic Elemento Matching at Data-Wighted Avering

Para sa mga multibit sigma-delta ADC, ang feedback na DAC ⁇ s linearity ay kadalasang ang botttneck. ang Dynamic elemento na tumutugma (DEM) ay umiikot sa paggamit ng unit na DAC mga elemento (current sources o capacitors) kaya ang mga pagkakamaling mismatch ay ginagawang malawak na ingay sa halip na harmonikong pagpilipit. Data-weighted percent infic influsion (DW) ay isang popular na DEM[[[[tm na gumagamit ng mga elementong quar] na nagrereresult na nagresultang pang-kaded na may mahalagang pag-kaded ng isang plat ng isang mahalagang pag-kade-kaded na pag-C. Ang isang platibidad na may kinalaman sa platibidad na may kaugnayan sa mga elementong-T na nag-kade-kade-ka at pag-kade-kade-ang pang-kade-kade-kade-ka at pag-ang pang-ang-ang-ka

Pagsasaayos

Ang pagkakamit ng mataas na linearity sa sigma-delta ADCs para sa mga high-precision application ay nangangailangan ng isang multi-faced application. dumaraming modument order, pag-eemplement ng multibit quantizers na may DEM algority, pagdaragdag ng dither, pagpapatupad ng digital calibration, at pag-aayos ng mga transaksyong analogo ay lahat na nakatutulong sa pagbabawas ng mga aktibidad at pagpapabuti ng INL/DNL.[[[[[[[[[[[kailangan ng mga paraan] Ang mga pamamaraang pang-in] ay patuloy na pag-kakakakateg line-kate ng mga prosesong pang-kate at pang-kate ng mga prosesong pang-kate na pang-kalikasan, at pang-kate na pang-kate na pang-kalikasan, at pang-kategham na pang-kalikasan ay ang mga proseso.[kailangan ng mga proseso.[[[kailangan ng mga proseso ay patuloy na pang-kate-kateg pang-kateg pang