Ang VHDL (VHSIC Hardware Description Language) ay isang malakas na wikang ginagamit upang imodelo ang mga sistemang elektroniko. isa sa mga pangunahing katangian nito ay ang paggamit ng mga aklatan at paggamit ng mga sugnay, na tumutulong sa mahusay na pagsasaayos at pangangasiwa ng mga masalimuot na paglalarawang hardware.Ang pag-unawa kung paano wastong magagamit ang mga katangiang ito ay mahalaga sa pagsulat ng malinaw at napananatiling kodigong VHDL.

Ano ba ang mga Aklatan ng VHDL?

Sa VHDL, ang isang aklatan ay isang kalipunan ng mga kaugnay na yunit ng disenyo, tulad ng mga entidad, arkitektura, pakete, at pagsasaayos. Ang mga aklatan ay nagsisilbing mga lalagyan na tumutulong sa pagsasaayos ng kodigo at madaling paggamit muli sa ibayo ng maramihang proyekto. Sa pamamagitan ng default, ang aklatan ay ginagamit para sa pansamantala, project-specic design units.

Gamitin ang mga Clause sa Pag - unawa

Ang use sugnay sa VHDL ay ginagamit upang magdala ng espesipikong mga yunit ng disenyo o mga bahagi ng mga pakete sa kasalukuyang saklaw. Ang kodigong ito ng mga semplifies sa pamamagitan ng pagbibigay ng direktang access sa mga tungkulin, uri, at konstante nang hindi na kinakailangang magtakda ng buong aklatan at pangalan ng pakete sa bawat pagkakataon.

Syntax ng Paggamit ng Clauses

Ang pangunahing sangkap ng isang ginagamit na sugnay ay:

use library name.package name. element name;]

Halimbawa, upang gamitin ang [[ na pakete mula sa aklatan , ikaw ay sumulat:

use ieeee.numeric std.all;]

Pinakamabuting mga Gawain sa Paggamit ng mga Aklatan at Paggamit ng mga Claus

  • Laging ipahayag ang mga aklatan na kailangan mo sa pasimula ng iyong salansan ng VHDL.
  • Gamitin ang all[[1][salitang panuto na mag-angkat ng lahat ng elemento mula sa isang pakete kung angkop.
  • Maging espesipiko sa paggamit mo ng sugnay upang maiwasan ang mga alitan sa lugar na may pangalan.
  • Pag - isahin ang inyong code sa pamamagitan ng pag - uugnay - ugnay sa mga sugnay na may kaugnayan dito.

Halimbawa ng Organisadong Kodigo ng VHDL

Narito ang isang simpleng halimbawa na nagpapakita sa paggamit ng mga aklatan at paggamit ng mga sugnay:

library ieee;]

use ieeee.std logic 1164.all;

use ieeee.numeric std.all;]

Ang halimbawa ng entity

port (a, b: sa std logic ventor(3 downto 0);

sum: out std logic ventor(4 downto 0));

halimbawa;

Ang arkitektural na paggawi ay halimbawa

Magghudyat ng int, b int: di-signed(3 downto 0);

pasimula

a int <= unsigned(a);

b int <= unsigned(b);

sum <= std logic ventor(a int + b int);

katapusan ng pag - uugali;