ADC Fabrication ve Performans Consistency üzerinde Süreç Variations Etkisi

Analog-devre-dijital dönüştürücüler (ADC) modern elektronik sistemlerde temel bina bloklarıdır, sürekli analog dünya ile ayrık dijital alan arasındaki boşlukları pekiştirir. Kablosuz iletişim ve tıbbi görüntülemeden otomotiv sensörleri ve endüstriyel enstrümantasyona kadar, ADC performansı doğrudan doğrulayıcı, çözünürlük ve güç verimliliğine sahiptir. Ancak, yüksek performanslı ADC'lerin üretimi oldukça karmaşıktır.

ADC Fabrication'daki Süreçleri Anlamak

Süreç varyasyonları, ölmeden ölen cihaz parametrelerindeki kaçınılmaz farklılıklara işaret eder, wafer'i feragat etmeye bırakın ve tek bir fabrikada bile, yerel varyasyonlar yanlış eşlemelere neden olabilir ve özellikle de ADC tasarımları için problemli olur.Bu değişiklikler, iyon implantasyon, lithography, etching, kimyasal-mekanik planlayıcılar dahil olmak üzere birçok aşamadan kaynaklanır.

Süreç Variations

İlk süreç varyasyonları kaynakları küresel (inter-die) ve yerel (intra-die) kategorilere sınıflandırılabilir. Küresel varyasyonlar, genel oksit kalınlığındaki veya doping seviyesi gibi tüm cihazları bir yüksek çözünürlüklü ADCs için baskın endişeler olan bir diğer yandan, diğer yandan, rastgele yanlış eşleştirmeler ortaya çıkarabilir.

Bu kaynaklar karmaşık şekillerde etkileşime girer ve onların göreceli önemi, belirli ADC topolojiye, üretime hayır ve tasarım marjlarına bağlıdır. Örneğin, 12bit başarı-sayılma- kayıt (SAR) ADC, bir flaş dönüştürücüden daha hassas olabilir, ki bu da hesaplamak için sınırlıdır.

ADC Performansı Üzerine Etkisi

Süreç varyasyonları ADC çekirdek bileşenlerindeki statik ve dinamik hataları olarak ortaya çıkar. Bu etkileri anlamak, koperatörlerin davranışını nasıl değiştirir, kapasitörler, mevcut kaynaklar ve gerilim referansları. Sonuçlar dönüştürücünün statik ve dinamik özellikleri ile dalgalanır, sonuçta birazcıkları sınırlandırır (ENOB).

Effects on Effects Offset and Mismatch

Flash ve katlanma ADC'ler, hesaplama eğrisinin arka kemiğidir ve girişte yerel eş gerilimi yanlış bir eşleştirme sunar, hatta 5 mVmatch birkaç dB'ye göre SNDR'den ayrılan bir giriş-dönüşümdürebilir. yüksek çözünürlüklü boru hattı ve sigma-delta ADCs, 6bit flaş dönüştürücüler 5 GS / CUMHUR'da çalıştırılabilir ve hatta bir 5 mVmatch, birkaç dB'ye kadar azaltılabilir.

Capacitor Mismatch in Switched-Capacitor ADCs

SAR ADCs ve boru hatları, sabitlenebilirlik nedeniyle kontraseptörlerin dizilerine güveniyor veya daha sonra da başarılı bir şekilde dağıtım algoritmasını uygulayan yük devretmelerini gerçekleştirir. 16-bit SAR ADC, kapasitör eşleştirmesi doğrudan bağlantı noktasının yüzde 0,015'ten daha iyi olması gerekir, ki bu da yaygınlaştırma veya özel düzen teknikleri gibi yaygınlaştırma ve yerleştirme teknikleri ile sonuç elde etmek için son derece zor.

Referans Gerilimleri

Birçok ADC mimarisi, ölçümleme için içsel veya dış referans gerilimi kullanır.Geçmiş referans devreleri, direnç merdivenleri veya kapasitif bölmeler, tam ölçekli aralığın değişmesine neden olur.Bu değişim hata olarak ortaya çıkar ve aynı zamanda referansın farklı bir yapılandırmada kullanılması durumunda dengeyi etkileyebilir. Sıcaklık katsamı varyasyonları ADC'nin performansına daha fazla işletme sıcaklığı aralığı üzerinden daha da fazla şekilde yayılabilir.

Gürültü ve Dinamik Range Etkisi

Süreç varyasyonları, birkaç şekilde gürültü zeminini artırabilir. Örneğin, rastgele telgraf gürültüyü (RTN) ölçeklendirmek için makül gürültü köşesini yükseltebilir, SNR'yi düşük frekanslarda döndürür. ek olarak, sigma-delta modülel gürültünün geri dönüşündeki boşlukları değiştirir. Sürekli zamanlı sigma-delta modülellerde, direnç gösteren ve kapasitörler nedeniyle sürekli olarak sabitlenir.

Atık kaybı ve İmalat Variability

ADCs karışık devreler olduğundan, 28 nm altında gelişmiş düğümler için daha hassastır, FinFET cihazlarının var olması gibi, işlem köşelerinde performansları korumak için daha da zorlaşır - ADCs için tüm hataların başarısız olduğunu gösterir.In advanced nodess are more sensitive to parametric replica than a single parameter-pant dalgalanmaları.

Süreç Variations için Stratejileri

Süreç varyasyonlarının kaçınılmazlığı göz önüne alındığında, ADC tasarımcıları ve üretim mühendisleri, etkilerini azaltmak için çok yüksek bir yaklaşım kullanıyor. Bu stratejiler, erken tasarım seçimlerinden gelişim yaşam döngüsünü, kalibrasyon ve süreç izleme için yayıyor.

Üretim için tasarım (DfM) ve Robust Topolojis

İlk savunma hattı, tam olarak sayısal olarak ayarlanan ADC mimarisini seçmektir. Örneğin, sigma-delta modüllators daha yüksek kompatoryalistlere katabilir, çünkü tam olarak ölçümleme seviyelerinin etkisini azaltırlar. Boru ADCs, sabit yerleştirme, dummy yapılar ve hieral bir eşleştirme sistemi için telafi etmek için sayısal bir hata düzeltmesini sağlayabilir.In SAR ADCs, bir monoton geçiş sistemi ile bir araya gelir.

Kalibrasyon ve Kazım

Post-fabrikasyon kalibrasyonu, test sırasında veya yerleşik kendini test eden (BIST) devreleri sırasındaki feragat sırasındaki feragat seviyesinde gerçekleştirilebilir.

Gelişmiş Süreç Kontrolü ve İzleme

Fabrication tesisleri, işlem merkezi olarak kabul edilen gelişmiş işlem kontrollerini (APC) uygular (SPC) grafiklerini kapı oksit kalınlığı, sayfa direnci ve fotoresist çizgi genişliği gibi kritik parametrelere uygular. Gerçek zamanlı izleme ve çalıştırma kontrolleri, işlem merkezine uyması için ekipman parametrelerini ayarlar.Bu, gerçek zamanlı olarak, bağlantı noktalarına dayanan önyargıları, MOSFET eşleştirme dizilerini ve gerilim bölmek gibi test yapılarını uygular.

İstatistiksel Tasarım ve Köşe Simülasyonu

Tasarım aşamasında, mühendisler Monte Carlo simülasyonlarını, proses varyasyonlarının altında anahtar performans ölçümlerinin dağıtımını tahmin etmek için kullanırlar.ADC'nin tüm proses aşırılarında özelliklerini kullanarak, tasarımcılar otomatik olarak transistör boyutlarını veya devre önyargılarını optimize etmek için kullanırlar.

Teknoloji Seçenekleri ve Layout Optimizasyonu

ADC uygulaması için doğru üretim teknolojisini seçmek kritiktir. Yüksek hassasiyet (16+ bit), kalın kapı oksitleri ve daha büyük cihaz geometrileri, gelişmiş FinFET düğümleri, daha yüksek rastgele varyasyon ve yüksek parasitik kapasitance ile daha düşük maliyetle elde etmek için daha iyi bir uyum sağlar. ancak yüksek hızlı ADCs (multi-GS/s), FinFET'ler, yüksek çözünürlükteki tüm transkondüktörleri ve daha düşük intrinsic kazanç sağlar ve daha düşük verimsiz hale getirirler.

Performans Consistency için Test ve Ekranlama

En iyi tasarım ve süreç kontrolü ile bile, bazı ölümler, test süresi ile ilgili olarak, ADC'lerin performans puanı (örneğin, ticari vs. endüstriyel sıcaklık aralığı) tarafından yönlendirilmesi için kullanılan artırılmış teknikler kullanmak için gerekli olan test araçlarıdır. İstatistiksel bingenler test sonuçları INL, DNL, SNR ve SFDR, çok sayıda sıcaklık ve tedarik gerilimleri için test süresine göre birçok test süresine göre, birçok güvenilir test süresine göre, ek güvenilirlik testi gibi eklenebilir veya stres testi uygulanabilir.

Vaka Çalışmaları: ADC Architectures Across ADC Architectures

Flash ADCs

Flash ADCs en hızlı ama en hassas hesaplamalar. 10 GS /s'te 6bit kararı elde etmek için, giriş çifti yanlış bir şekilde sabitlenmiş 1 mV. Kalibrasyon olmadan, bu pratik olarak büyük cihazlar gerektirir. Modern flaş ADCs interpolasyon ve tek bir kotaeratör dengeleme tekniğini azaltmak için.

SAR ADCs

SAR ADCs orta çözünürlüklü uygulamaları (8 ila 16 bit) orta hızlarda (birkaç yüz MS /s) lineer olmayan diziler ile özellikle sınırlıdır (örneğin, iki ağırlıklı bir C-2C merdiveni kullanarak), birim kapasitör varyasyonlarının etkisini azaltır.

Sigma-Delta Modulators

Sürekli zamanlı sigma-delta modülcular, yüksek çözünürlük için ses ve iletişimde yaygın olarak kullanılır (24 bits kadar).Çalışıcıların emisyonu için doğru RC zaman sabitlerine güveniyorlar. Poli direnççilerde ve MIM kapasitörlerde değişiklikler, gürültü transfer fonksiyonunu değiştirebilir, istikrarsızlığa yol açabilir veya gürültüyü artırılabilir.

Boru Hattı ADCs

Boru hatları, orta hızlarda yüksek çözünürlükte bulunur ve kablosuz baz istasyonları ve görüntülemede yaygındır. Her biri düşük çözünürlüklü bir flaş ADC, bir DAC ve bir rezoratöre karşı büyük hata kazanır ve dikkat çeken mimarilere karşı gelir.

Future Trends and Advanced Nodes

7 nm altında teknoloji ölçekleri olarak, süreç varyasyonlarının etkisi daha belirgin hale gelir. FinFET cihazları, dijital finans ve genişlikte daha yüksek değişkenlik göstermektedir, rastgele telgraf gürültülerini artırmaktadır.Intrinic kazanç ve daha düşük tedarik gerilimleri (0.7 V to 0.9 V) sinyal sallayarak, daha iyi bir uyum ve daha düşük dengelemeyi sağlamak için.ADC performans tasarımcıları giderek dijital yardım tekniklerine güveniyor: geniş dijital kalibrasyon, adaptif önyargı ve makine öğrenme tabanlı tazminat.

Gelişmiş süreç düğümleri de daha yüksek entegrasyon seviyelerini sağlar, ADC'lerin büyük sistem-on-çipleri (SoCs) yoğun dijital mantıkla gömülür. Bu yakın zamanda ek gürültü darbe ve sıcaklık gradients, daha zorlu performans tutarlılığı sağlar.

Bir diğer ortaya çıkan trend, ADC parametrelerinin in-situ trimming of ADC parametrelerinin inme gibi heterojen entegrasyon (NVM) gibi gelişen olmayan hafızaların kullanımıdır. Bunlar, hassas analog tarafta işlem varyasyonlarının etkisini azaltmak.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

Süreç varyasyonları yarı iletken üretimin doğal ve yetersiz bir yönüdür, ancak ADC performans üzerindeki zararlı etkileri sistematik olarak akıllı tasarım, titiz süreç kontrolü ve yüksek performanslı dönüştürücüler üzerinde çalışan herhangi bir mühendis için gereklidir. Sağlam topolojiler, istatistiksel tasarım metodolojileri, adaptif bir kalibrasyon süreci, bir sonraki elektronik devreleri dengeleme sürecine doğru gider ve daha uygun bir şekilde performansa ve gürültüyü talep eder.

Kalibrasyon teknikleri hakkında daha fazla okuma için, geçişli devrelerin analizi için bakınız:0)IEEE JSSC'nin dijital arka plan kalibrasyonu için genel bakış açısı).Sclocker() ile ilgili ayrıntılı bir analiz için, bu ISST:2|Dd() için mükemmel bir tartışma için.In atelif tasarımlar için.In the testing on the effects of Fin-signal design,|DNTT:4.