FPGA-Based Time Ölçümü

Hassasiyet zaman ölçüm, modern bilimsel keşif yatağını oluşturur. Altatomik parçacık etkileşimlerine sahip olmak, küresel teleskop dizilerini senkronize etmek, fotoosaniye ölçeğinde olayları genellikle bir deney başarılı olup olmadığını belirler. Alan-Programlanabilir kapı Dizileri (FPGA) bu talep edilen uygulamalar için hakim platform haline gelir.

Bir FPGA tabanlı zaman ölçüm sistemi, işlem ve analiz için dijital değerlere dönüşmektedir. Bu dönüşüm hızlı saat ağlarına, programlanabilir mantıkla çalışan özel taşıma makinelerine ve akıllı devlet makinelerine sahiptir. FPGA tabanlı TDCs esnekliği, paralel ölçüm kanallarına ulaşır, 20 resimli olmayan dinamik dönüştürücülere ulaşırken, yüksek enerjili deneyler için vazgeçilmez deneyler için onları zorunlu hale getirir.

Yeniden yapılandırılabilir Donanımın Rolü

Sabit işlevli ASIC'lerin aksine, FPGA'lar dağıtımdan sonra yeniden programlanmasına izin verir, deneysel protokollerin hızla geliştiğinin araştırma ortamlarda kritik bir avantajı sağlar. Bir lazer spektroskopi kurulumu başlangıçta basit başlangıç aralığı ölçüm gerektirir ancak daha sonra çok-hitlik yeteneğine ihtiyaç duyar, çünkü tüm zincirler tek bir çip içinde kalır.Bu entegrasyon dışsal bir hesapta daha hassas bir şekilde azalır.

Yeniden yapılandırılabilirlik ayrıca algoritmak rafineriye genişletilebilir. Araştırmacılar, kalibrasyon rutinlerini güncelleyebilir, yeniden tasarlanmamış bir şekilde yeniden tasarlanabilir veya bu işlemden sistem uzaklaştırmadan gerçek zamanlı histogramı ekleyebilirler. uzun süren deneyler için, bu yetenek, yüksek çözünürlük ve kanal sayısı arasındaki dinamik ticaret-offlarını geri yüklemeye olanak sağlar. Modern FPGAs ayrıca, kumaşın bir kısmını ortadan kaldırırken, kalan çalışma süresine olanak sağlar.

Zaman- Dijital Operaları Anlamak (TDCs)

TDC herhangi bir hassas zamanlama sisteminin çekirdeğini oluşturur. FPGA uygulamaları, en yaygın yüksek çözünürlüklü mimari, tek bir musluk gecikmesi ile doğrulanmış, genellikle Xilinx UltraScale + veya Intelx gibi modern cihazlara ait 10 ila 50 resimlik bir sinyal sunar.

Daha fazla rafineri, Vernier gecikme hatlarının kullanımını içerir, iki gecikme hattının biraz farklı musluk gecikmeleri, reklamosan-düşüm hızlarını maddi olarak azaltmalarını ve test etme kontrolünün başarısız olması için daha karmaşık bir şekilde çalışırken, Vernier TDCs, kanal başına 100 milyon olayı aşabilir.

Saat Dağıtımı ve senkronizasyon

Bir FPGA içindeki referans saat dağıtım ağı, hassas bir analog sistem olarak tedavi edilmelidir. Jitter on the hour translate ölçüm belirsizliklerine doğrudan tercüme edilir. Modern FPGAs, belirli global ve bölgesel saat ağlarını maça çıkararak, birkaç resimli saniye içinde korelasyon hız yöneticisini dikkatlice yapılandırmalıdır. Dış saat yöneticileri jitterleri en aza indirmek için, tüm kanal mantığını aynı düşük saat boyunca beslemeli ses geçirmez giriş için tüm kanal mantığını sağlar.

Başka bir temel teknik, belirli PLL/MMCM ayarları kullanılarak temizlenmiş jitterdir. Örneğin, Xilinx'in MMCM, 200 kHz'nin bant genişliğine 1 MHz'den 1 MHz'ye kadar filtrelenmesi için yapılandırılabilir, ancak tipik bir LC osilatör birkaç saniyeye katkıda bulunabilir: 100 MHz OCXO ile -160 dBc /Hz, 10 kHz'nin tüm düğümleri 100 fs RMS jitter ile ortak referanslar paylaşmasını sağlar.

Anahtar bileşenleri ve onların Optimizasyonu

Pratik bir hassas zamanlama sistemi tasarımı temel TDC mantığının ötesine uzanır. Destekleme bileşenleri tasarım akışında analog ortamın bozulmasını engellemek için ortak olmalıdır. sinyal zincirindeki her element genel sistem performansına katkıda bulunur.

  • DÖRT:0) Yüksek Hız Saatleri: [Dönetici: [Düzücük, düşük hacimli referans önemlidir. Parçacık fiziği deneyleri için, 200 MHz ile 500 MHz kristal osilatör ile alt-500 f, entegre jitter (12 kHz to 20 MHz) temel olarak hizmet eder. FPGA'nın iç PLLs bunu iyi zamanlar için aralığına çarpar, ancak aşırı gürültü fazı seçin.
  • [FONT:0) Ön Bitme:[Döneticileri: Raw sinyalleri dektörlerden gelen sinyalleri – fotomultiplier tüpleri veya ADCMP580 gibi süper iletkenler - LVDS sinyalleri doğrudan doğruya doğru koşarken, FPGA giriş noktalarının altında kalıp, yüksek çözünürlükte artış gösteren ultra hızlı bir şekilde sabitleme sağlar. Örneğin, ADCMP580 gibi bir hesaplamayı kullanarak.
  • [FONT:0]Temperature-Compensated Gecikme Referansları: Mükemmel sinyal Klimalı, FPGA'nın iç taşıma zincirinin gecikme gecikmesi sıcaklık ve gerilim ile değişir. Özel bir kalibrasyon kanalı, sabit bir gecikme referansından sürekli olarak ölçüm ve telafi için bir gecikme aralığına kadar uzanır. Bazı tasarımları ayrı bir şekilde, termal olarak stabilize edilmiş gecikme hattına dayanan PCB iletim hatlarına dayanan bir gecikme hattına bağlı olarak, FPGA kumaşı, FPGA kumaşı, gerçek zamanlı olarak sabit bir gecikme tablosunu kullanabilir.
  • [[0)Synckizasyon Modülleri:[Döneticileri, teleskop ağları gibi dağıtılmış sistemlerde, dış senkronizasyon sinyali (örneğin, bir GPS-disciplined 1 PPS pul) tüm iç karşıları sıfırlar. FPGA mantık, bu aminkron dış olayı sağlam bir şekilde basit bir şekilde basit bir şekilde kullanarak, iki aşamalı bir geçiş zincirini takip eder.
  • [FONT:0)Data Acquisition and Buffering:[Dönetici: Zaman-stamped event data, kayıplar olmadan yakalanır. Yüksek hızlı seri arayüzler (PCIe, GbE, JESD204B) ev sahibi bilgisayarlara transfer verileri.In-çiçek FIFO derinlikleri, yüzlerce kanalla sistemler için, veri azaltımı mantığı - sadece lider zaman toplama veya pencereli zaman toplama gibi - sadece alıcı bant genişliği gereksinimleri.

Hassasiyet için Tasarım

Sürekli resimosan-düşük doğruluğu tüm sinyal yolunu tedavi etmek gerektirir - PCB'deki analog alan silikon içindeki dijital mantıka işaret eder - birleşik bir sistem olarak, hatanın marjı inanılmaz derecede küçük. Tipik bir FR4 propagasyon hızlarında 1 mm uzunlukta yanlış bir eşleşme, zamanlamasının 6 ps'e karşılık gelir.Her tasarım performansına karşılık gelir.

Signal Integrity ve Gürültü Yönetimi

LVDS, HSTL veya CML gibi farklı sinyal standartları hızlı tetikleyici sinyalleri taşımak için gereklidir. Bu standartlar, tedarik edilen jitterlere ve pulslara benzeyen aletlere sahip olan elektromanyetik olarak gürültülü ortamlardaki doğal olarak gürültü reddedilmesine ihtiyaç duyar. PCB düzeni kontrol edilen imkansız raylar, stiller ve FPGA tahtaları arasındaki boşluklar, sabit referans düzlemleri kullanarak kırılır.

Bir diğer sık sık sık izlenen yön, yüksek hızlı sinyal yolundaki geri dönüş yoludur. Yüksek hızlı bir iz altında zemine sahip olan herhangi bir kesinti, sinyal katmanına doğrudan doğruya doğru doğru giden bir düzleme doğru doğru doğru doğru doğrultulmasını sağlar.Rezervasyonlar, jitterler, zeminleri düşük seviyeli yollara kadar zeminde yer alan yüksek frekanslı üst düzeye kadar uzanan bir akışa ulaşır.Bu değişim katmanların zemine ulaşmasını sağlar.

Termal Yönetim ve Kalibrasyon

Bir kaç derece ile oda sıcaklığının dalgalanması olduğu veya işlem yükünün altında FPGA'nın kendi ısıtılmasının gecikmesi, bu sürüklenme işlemine ilişkin birçok yanlışlıkta yapılan otomatik olarak, otomatik olarak yapılan ölçümler ile ilgili olarak, otomatik olarak yapılan ölçümler için, otomatik olarak yapılan ölçümler için kullanılan otomatik olarak otomatik olarak yapılan ölçümler için kullanılan otomatik olarak yapılır.

Sıcaklık ötesinde, elektrik dağıtım ağının genelindeki gerilim de gecikmeyi etkiler. Anahtar tedarik zincirinde Dijital geçiş gürültüsü sık sık sık TDC mantık bloğu için ayrı LDO düzenleyicileri yerleştirir, özel ferriteler ve decoupling kapasitörler ile çalışır. bazı gelişmiş FPGAs, taşıma zinciri bölgesi için bölünmüş güç domainleri sağlar, yükleme işlemine gecikme hücresi çözünürlüğünü sağlar.

Timing-Critical Channels için PCB Layout Kılavuzları

The physical layout of timing critical inputs demands meticulous attention. Each FPGA input pair used for a TDC channel should be assigned to pins in the same clock region, ideally adjacent differential pairs to minimize skew. Routing should be length-matched to within 0.5 mm (approximately 3 ps at FR4). For multi-channel boards, all TDC channels must see identical trace lengths from the connector to the FPGA. This is typically achieved by snake meanders or matched length daisy chains.

Ayrıca, sinyal bütünlüğü doğru bir şekilde sona erer.Her yüksek hızlı diferansiyel çift, düşük ESL (0402 veya 0201 paket) FPGA giriş pins. AC coupling dansiyonistlerin (tipik olarak 100 nF) serisine göre, DC dengeleme ve zemin potansiyel farklılıklarına uyması gerekir.

senkronizasyon ve Kalibrasyon Teknikleri

Deneyler birden fazla kanal – bazen yüksek enerji fiziğinde binlerce – kanalların arasındaki zaman çizelgesi mutlak bir karar olarak önemlidir. 50 ps arasında bir sistem dengelemek, düşük boyutlu bir zamanlama geri dönüşleri, gerçek korelasyonlar veya ilk tabakaları yıkamak genellikle ortak bir saat ve senkronizasyon katmanı içerir.For systems across multiple boards or Rafs, a private zamanlama backplanes a low-skew saat ve periyodik senkronizasyon puls.

Beyaz Tavşan, CERN'de geliştirilen standart bir Ethernet genişletmesi, fotosaniye duyarlılığı ile uzaktan saat uyum sağlamak için önde gelen bir açık kaynak çözümü haline geldi.Bu teknoloji büyük mesafelerde tutarlı zamanlamayı sağlamak için deneylere izin veriyor, radyo astronomik konferometri ve büyük ölçekli parçacık dedektörleri için gerekli.

Kalibrasyon, sıcaklık kaymasının ötesine geçer. Sabit desen gürültünün doğal olarak atılması gecikme hatları, her bir musluk bininin benzersiz bir genişlikte olduğu anlamına gelir ve bu genişlikler otomatik olarak ölçülmelidir. Tasarımcılar, tüm süreç TDC'ye karşılaştırılabilir ve çıktılarını önemli ölçüde azaltır ve işlem sonrası kesintiye uğratmaya olanak sağlar.

Bir başka sofistike kalibrasyon yöntemi, paylaşılan bir pulbi kullanarak, bilinen zamanlama kenarlarını alt kanala kadar ölçmenin bir kod yoğunluk testinin kullanılması; Bu, iki kuşu bir taşla birlikte devirmek için ayarlayın: TDC lineer ve kanaldaki en yüksek hassasiyet için, bir kalibrasyon pulbi için, aynı anda doğrulama kenarlarını alt kanala kadar -örneğin, bir jeneratörü - periyodik olarak enjekte eder.

Bilimsel Araştırma Uygulamaları

FPGA tabanlı hassas zamanlamanın yanlışlığı, birden fazla disiplinde atılımlar etkinleştirdi, her biri eşsiz kısıtlamalar ve gereksinimleri olan.Bu uygulamalar teknolojinin geniş etkisini göstermektedir.

  • [FONT=0]Particle Fizik: [DÜDÜDÜDÜDÜDÜDÜDÜDÜDÜDÜNÜDÜDÜDÜNÜDÜDÜNÜDÜDÜDÜDÜNÜDÜDÜNTÜRKÇÜDÜNÜDÜNÜDÜDÜNÜDÜNÜDÜDÜDÜNÜDÜDÜSTÜSÜDÜNÜSÜSÜSTÜSÜSTÜSÜSTÜSÜSTÜSÜSÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNTÜLÜMLERÜŞÜNÜŞÜNÜŞÜNTÜLÜMÜŞÜNÜŞÜNÜŞÜNÜŞÜNTÜLÜMÜŞÜNÜŞÜNTÜLÜMÜŞÜNÜŞÜNÜŞÜNÜŞÜNTÜLÜMÜŞÜNTÜLÜMÜŞÜNTÜLÜMÜN
  • [FONT:0] Radio Astronomi ve Interferometry: [DDDDDDDDDDDDDDDDDDDDDDDGD:0) Dünya çapında gözlemleyiciler ve zamanlayıcılar için veri toplama birimlerine dayanan FPGA-bazlar, her veri örneğiyle, her bir damgalıyı yakalayabilmenin çevrimdışı korelasyona dayalı olarak doğrulamalarının izin verildiği durumlarda, Square Kilometers gibi Future dizileri ve zamanlanmış verileri kullanarak, FPGA tabanlı paketlenmiş verileri kullanarak, binlerce yemekten gelen sinyalleri doğru bir şekilde dağıtmış.
  • [FONT:0]LIDAR ve Özerk Sensing: Yüksek çözünürlükte zaman algılama sistemleri 3D haritalama ve otonom araçlar üzerinde çok kanallı FPGA TDCs'leri birkaç milimetreye kadar kontrol etmek için kullanır.In-çizogram ve gerçek zamanlı top algılama sistemleri gerçek zamanlı navigasyon için hızlı bir noktaya yol sağlar.
  • [FONT=0]Quantum ve Kuantum Optik: [Dönetici: [Dönetici: 0,0)Kuantum-vacancy merkezi deneyleri, lazer ve mikrodalga pulsların kesin zamanlaması, qubit devlet manipülasyonları kontrol eder. FPGA kapıware, birkaç yüz resimli ekspereken karmaşık pul dizileri doğru üretirken, TDC kanalları doğrudan doğru zamanlarını doğrulayarak ve qubit durumlarını okuyun.TheFLETHT:2).NIST Time and Frekans Bölümü) Sık sık sık sık sık sık sık sık sık sık sık sık FPGA tabanlı senkronizasyonu sağlar.
  • [FONT:0]Seismology and Geodesy:) Dağıtılmış akustik algılama sistemleri, lazer pul pul pulbulları fiber optik kablolara enjekte eder ve Rayleigh arkalarını ölçmek için FPGA'ları kullanır, depremleri ve hatta binlerce hassas semometreleri etkili bir şekilde değiştirir.

Bir TDC Sistem Tasarımı için Yöntemoloji

Başarılı bir FPGA tabanlı zamanlama sistemi inşa etmek, yapılandırılmış bir tasarım metodolojisi gerektirir. Aşağıdaki adımlar süreci geçerlilik için yönlendirir.

  1. [[Döneticiler Tanım:[[Dönetici: 0,4|Dönetici, kanal say, ve etkinlik oranı.Tek-shot çözünürlüğü veya çok-hit yeteneğinin kritik olup olmadığını sınıflayın. Örnek: 1 ms aralığı ve 128 kanal ile 100 ps tek-shot kararı.
  2. [FONT:0)Architecture Selection:[Dönetici:[Dönetici:0)[Dönetici:0)Arcture Selection:[Dönetici:[Dönetici: 0,8|Dönder: 0) TDC çekirdek türü (daha hızlı bir şekilde gecikme hattı, Vernier, dalga birliği) FPGA ailesi ve çözümü hedefine dayanarak.
  3. [FONT=0]FPGA Device Selection:[Dönetici:[Dönetici:0) FPGA aileleri ile karşılaştırıldığında, Xilinx Kintex UltraScale+, yaklaşık 8 ps tapın gecikmesi ile zincirler taşır; Intel Çevik 7 serisi, mevcut transceivers, I/O standartları ve termal bütçeyi de dikkate alır.
  4. [FONT=0]Simulation and Floorplanning:) TDC davranışını geri iade gecikmelerle simüle etmek için satıcıya özel araçlar kullanın. Katplan TDC mantıklarını özel bir saat bölgeye özel taşıma zinciri kaynakları ile birlikte planlama.
  5. [FONT=0)Hardware Design:[[Dön-end, saat dağıtım ve güç tedariki için şematik oluşturun. Kalibrasyon pul enjeksiyon devresini ekleyin.
  6. [FONT=0]Firmware Uygulama: [Dönetici: [Dönetici: 0,0]Seks veya Verilogu, koarse karşı, iyi interpolator ve kalibrasyon motoru dahil olmak üzere TDC çekirdeği için yaz.Ek senkronizasyon ve veri formatı.
  7. [FONT=0]Validation and Characterization:) Hassas bir zaman kalibre cihazı kullanın (örneğin, rastgele bir jeneratör veya bilinen kristal osilatör gibi bir istatistiksel pulr. Ölçüleme ve integral olmayan bir boşluk tabloları.
  8. [FONT=0)Sistem Entegrasyonu:[Dönetici:[Dönetici:0) Veri satın alma zinciri ile bütünleştirin.For multi-board systems, implement White Rabbit or similar senkronizasyon. Perform end-to-end zamanlama hizasını yapın.
  9. [FONT:0]Field Calibration:[Dönem: 1) İşsiz dönemler sırasında iş başında iş başında iş yapan işçiler, çevre sürükleme rağmen her dakika bir kalibrasyon gerçekleştirmektedir.

Açık kaynak projeleri, Verilog kodu, kalibrasyon senaryoları ve FPGA kısıtlamaları dosyaları için önemli ölçüde geliştirme süresini önemli ölçüde azaltan referans tasarımları sunar.This repositories include Verilog kodu, kalibrasyon senaryoları ve FPGA kısıtlamaları dosyaları.

Karakterizasyon ve Geçerlilik Metrikleri

TDC performansını doğru ölçümler talep eder. En önemli olanı doğrusal olmayanlık (DNL), integral nonlinearity (INL), tek atış hassas ve ölü zaman.

  • [DNL:0]Differential Nonlinearity (DNL): [DFLT:1), her bin genişlikteki her bin genişlikte, 10 ps bin sistemde, DNL 0,5'den daha az olmalıdır (örneğin, 5 ps).
  • [FONT:0) Integral Nonlinearity (INL): [Dönderlik: 1 ) Tüm aralıklarda Cumulative sapma. INL ölçüm doğruluğu etkiler. 10 ps kararı için, 10 ps altında INL'nin altında 10 ps tabloları doğrulayabilir.
  • [FONT:0) Tek-Shot Hassasiyet (veya RMS kararı): [Dönerli bir zaman aralığının tekrarlanan ölçümlerinin standart sapması. alt-50 ps sistemleri için, 15 ps RMS altındaki değerler modern FPGA'lar ile kullanılabilir.
  • [FONT:0]Dead Time:[Dönetici:[Dönetici:0)) TDC'nin yakalayabileceği başarı olayları arasında en az aralığı olabilir. Ring oscillator type TDCs 1 ns ölü seferin altında elde edebilir. Tapped gecikme hatları okuma aralığı, okuma aralığı nedeniyle daha büyük ölü zaman olabilir.

Ek ölçümler sıcaklık stabilitesi (ps/°C), tedarik duyarlılığı (ps/mV), ve uzun vadeli sürüklenme (ps/hour) İyi tasarlanmış bir sistem aktif kalibrasyon ile 0,5'den daha az gösterecektir.

Meydanlar ve Gelecek Yollar

Dikkat çekici ilerlemeye rağmen, 1 ps bariyerinin altında FPGA zaman ölçümünü aktif bir araştırma alanı olarak sürdürüyor.Bir temel sınırlama, transistörlerin kendileri için doğal olarak daha düşük performansa sahip olabilirken, tek ekranlı çözünürlük yarı iletken fizik tarafından sınırlandırılır.

Başka bir meydan okuma, karmaşık kalibrasyon ve nonlinearity tazminat görevlerinin uçta gerçekleşmesi için yapay zekayı bütünleştirmek ve FPGA kumaşında uygulanan makine öğrenme modelleri, belirli kalibrasyon enjeksiyon aralıkları olmadan ısınabilir ve iptal edebilir, ölçüm görevi döngüsü.In optik bağlantıya varılan gelişmeler, FPGA'ya doğrudan ışık olarak ulaşır, ayrıca tamamen sonunda elektrik gürültüsü ortadan kaldırmak için söz verir.

Açık kaynak donanım hareketi bu yeteneklere erişimi demokratikleştirmektir. Basit-TDC ve çeşitli topluluk gelişmiş çekirdekler GitHub'de küçük üniversite laboratuvarlarının, bir sonraki bilimsel araştırma döngüsündeki hassas zaman ölçümünün omurgasını dağıtmasını sağlar. FPGA satıcılar daha yüksek performans, daha düşük güç cihazları, özel analog zamanlama araçları ve esnek dijital platformlar arasındaki sınır, FPGA'nın rolünün bulanıklaştırılmasına yardımcı olur.