Büyüyü Depolamada Gelişmiş Hata Düzeltmesi İçin Gerekli

Modern depolama cihazları, hiperscale bulut altyapısından her şeyi kenarlara yönlendirmek için her şeyi destekler.NAND flash ölçekler QLC ve ötesinde, ham bit hata oranları (RBER) yaklaşık 10)[D[DDDDDDDDDDDDDD) ile birlikte kullanım kolaylığı sağlar.

Üç seviyeli hücreye (TLC) ve dört seviyeli hücreye (QLC) mimariler, hücre başına düşük gerilim durumlarını artırdı, marjı azaltıp hata oranlarını yükselterek.Retention kayıpları aylarca, ancak daha fazla kesintiye uğratma algoritmaları, sağlam bir ECC olmadan, bu algoritmaların tüm yazılımlarda çalıştırılmasına izin veren, ancak bu algoritmaların düşük seviyeli donanıma sahip olmasını sağlar.

Core ECC Kavramları ve Modern Algoritmalar

Hata düzeltme kodları depolamadan önce verilere yapısal olarak kırmızılık ekler.Reformasyon bilgisi, hataların tasarım limitine kadar tespit edilmesini ve düzeltilmesini sağlar.Haming kodları blok başına tek bir hatayı düzeltin ve hafızada yaygın olarak ECC. Reed-Solomon kodları patlama hatalarıyla başa çıkıyor ve optik disklerde ve daha eski HDDs'lerde kullanılıyor. BCH kodları yıllardır NAND flaş için işhorse for NAND flash, orta donanımla güçlü bir düzeltme sunuyor.

Düşük seviyeli parity-check (LDPC) kodları şimdi yüksek performanslı depolamaya hükmediyorlar.Seks-check matrix ve iterative Faith propagation (sum-product algorithm) kanaldan şifreli bilgi almak için kodlanmış bir koda sahip olmak için her bir yükleme işlemine ek olarak, toplam veri kümesine göre toplam ölçümleme oranı (örneğin, otomatik olarak) ve kontrol düğümleri (örneğin, ekrandaki USB şarj edilebilirlik denklemleri) ile uygulamaktadır.

Polar kodları, 5G iletişim tarafından kabul edilen, düşük hata zeminleri ve verimli başarı iptal listelerinin kesintiye uğraması nedeniyle depolama için dikkat edin.Onlar FP mimarisiGA'lar üzerinde henüz yaygın olmasa da, araştırma LDPC performanslarını belirli blok boyutlarıyla eşleştirebilir. Başka bir umut verici sınıf sabit kodlar, bu da basit bileşenleri boru hatlarıyla birleştirir.

Doğru algoritmayı seçmek hedef kanalın hata profilinin simülasyonunu gerektirir. Bit Hata Oranı Test Cihazı (BERT) veya Monte Carlo simülasyonları flaş üreticilerinden gelen kanal modelleriyle kanal modelleri ile ilgili olarak, son seçim bakiyeleri düzeltme kapasitesi, gecikme alanı ve güç. soğuk bir depolama arşivinde, yüksek gecikmeli bir kod kabul edilebilir; bir finansal ticaret veritabanında, alt-mikrosaniye dekoding zorunludur. FPGAs, mühendislere aynı donanıma ve hatta dinamik olarak çalışma ile geçiş için farklı kodları dağıtmalarına izin verir.

Neden FPGAs ECC Uygulama için idealdir

FPGAs sabit işlev ASICs ve genel amaçlı işlemciler arasında eşsiz bir orta zemin işgal ediyor. Modern bir FPGA, on binlerce mantık elementi, yüzlerce DSP dilimleri ve megabayt blok RAM, tüm bir şekilde hata düzeltmesi için birkaç önemli avantaj sağlıyor: Bu mimari hata düzeltmesi için birkaç temel avantaj sağlıyor:

  • [FONT:0]Masive Paralelizm: LDPC decoders, binlerce düğüme eşzamanlı olarak güncelleme gerektirir. Bir FPGA paralel olarak çalışan yüzlerce işleme elementini anında karşılayabilir, çok-gigabit-per-saniyeyi diğer işlevleri için bir PCIe Gen4 arayüzü ile karşı karşılayabilir.
  • [FONT:0)Yeni bir flash nesil farklı hata özellikleri sergilendiğinde, daha fazla tutma kaybı veya artan okuma rahatsız edici – ECC algoritması yeni bir bitek yükleme yoluyla güncellenebilir. Bu, iş başında iş başında iyileştirmelerin daha iyi bir yaşamını genişletebilir. Örneğin, BCH ile donatılmış bir sürücü başlangıçta LDPC'ye bilgisayar yazılımına bilgisayar yazılımı ile bilgisayar yazılımına yükseltilebilir.
  • [FONT:0)Ultra-Low ve Deterministic Latency:[Dönetici: Donanım boru hatları işletim sistemini üst ve bağlam geçişini ortadan kaldırır. İyi tasarlanmış bir FPGA decoder, veriyi tek sayısal mikrosaniye geç gecikmeli, gerçek zamanlı depolama sistemleri için gerekli olan verileri düzeltebilir.
  • [FONT=0)Direct Data-Path Integration: FPGAs ev sahipliği arayüzü (PCIe, NVMe, CXL) ve NAND flash kontrol cihazı arasında oturabilir.
  • [FONT:0)Enerji Verimliliği: [Dönetici:[Dönetici] Veri merkezleri için tam olarak algoritmaya göre, FPGA'lar, eğitim alma ve decode'un yüksek çözünürlükte bir LDPC decoder. Modern FPGA, yazılımda aynı algoritmayı çalıştırarak yaklaşık 2-4 W'yi tüketiyor.For data center için, bu güç tasarrufu önemli maliyet azaltımı sağlar.

Daha derin bir şekilde FPGA tabanlı depolama hızına göz atın, [[0)Xilinx hesaplama depolama sayfası[[Dönetici: 1), 200 Gb /s per device.

FPGA-Based ECC System

Bir FPGA üzerinde bir üretim-grad ECC hızlandırıcısını uygulamak, soyut bir kodun çalışma silikon mantığına dönüştüğü yapısal bir metodolojiyi takip eder. Süreç, algoritma seçimi, donanım mimarisi, simülasyon, sentez ve sistem entegrasyonu içerir.

Algoritma Seçimi ve Para Parametre Tuning

İlk adım depolama kanalını karakterize etmektir. NAND flash için, ham hata oranı program /erase çevrimleri, sıcaklık ve veri tutma. NAND Satışor'un güvenilirlik testi verileri veya açık kaynak modelleri (örneğin, Flash Memory Summit) için, mühendisler sürüşün ömrünü boyunca RBER'i simüle eder. Ardından, parametrelerini seçebilirler: uzunluk, kod oranı ve ölçümleme oranı.ForPC LD, derece dağıtım ve parity-check matrix yapısı kritiktir.

Donanım Mimari Tasarım Tasarım Tasarım Tasarım

Algoritma sabitiyle, FPGA mimarisi donanım açıklama dilleri (VHDL/ ALLlog) veya C/C++'dan yüksek düzey sentez (HLS) kullanılarak tasarlanmıştır. Tipik bir LDPC decoder oluşur:

  • [FONT:0)Channel Likelihood Buffer: Mağazalar yumuşak ölçümler (log benzeri gelir oranları, LLRs) NAND okuma kanalından. Tipik olarak 6bit ölçüm dengesi ve kaynak kullanımı.
  • [FONT:0)Variable Node Unit (VNU):) Elde düğümlerden gelen mesajlar ve güncellemeleri değişken node LLRs.
  • [FONT:0)Check Node Unit (CNU):), yollanan mesajları üretmek için min-sum veya toplam ürün operasyonu gerçekleştirir.
  • [FONT=0) Bağlantı Ağı:[Dönetici kontrol matrisi bağlantısını uygular.For QC-LDPC, bu, boru hattını yapabilen bir kova değiştirici ağıdır.
  • [FONT:0)Denetler:[Dönetici:[Dönetici:[Dönetici: · 1) Bu, sendrom kontrolüne dayanan erken sona erir ve ev sahibi ile el ele tutuşur.

Tasarımcılar paralellik seviyesine karar verir: tam paralel kodlayıcılar maksimum koda ulaşır, büyük routing kaynaklarını tüketir; kısmen paralel kodlayıcılar birden fazla düğümde işlem birimleri paylaşırlar, bölge için işlem hızı. Çoğu pratik SSDs, jeneratör matrisleri satırları ile kodlanmış bir kayıt programı kullanır.

Simülasyon ve Doğrulama

Donanıma taahhüt etmeden önce, decoder'in belirtilen hata düzeltme kapasitesiyle karşı karşıya olduğunu doğrulayın. Test benches kanal gürültüyü hedef RBER ve ölçüm noktası hata oranını (FER) RTL'yi tuzağa düşüren ve küçük bir FPGA prototipinin gerçek NANDIANDI'nin gerçek zamanlı olarak tanımladığı ve ele alınabileceği şekilde test ettiği gibi, Xcelium'un RTL'yi simüle eder.

Synthesis, Place-and-Route ve Timing Closure

Doğrulamadan sonra RTL, yüksek kodlayıcılar için sentezlenir - tüm yollar hedef saat frekansıyla karşılaşır - En zorlu adım. Wide datapaths ve uzun bağlantı noktaları dikkatli zemin planlayıcı, boru hatları ve bazen saat gating. Resource use reports are analyze; a soft-decisionPC LD decoder for 4KB bloklar, LUTs and long interconnects require careful floor planlama, and long interconnecting, and often time gating. Resource use reports are analyze; a soft-decisionPC LD decoder for 4KB blocks

Sistem Entegrasyon Sistemi

Son adım, FPGA'yı depolama alanına entegre etmektir. FPGA genellikle ISFI veya Toggle Prat arayüzü ile NANDI veya NVMe ile ev sahibine bağlanır. Sertleştirilmiş işlemci çekirdeği (örneğin SoC FPGA'da bir 53), gerçek zamanlı olarak, gerçek zamanlı olarak kontrol edilen veya kontrol edilen sistemdeki hataları tespit etmek için yapılandırılabilir.

FPGA, ASIC ve Software ECC ile Karşılaştırma

Her uygulama platformu güçlü ve zayıf yönleri vardır. Bir CPU'da Yazılım ECC en esnektir - herhangi bir kod uygulanabilir ve güncelleştirmeler önemsizdir. Ancak, seri uygulama limitleri: tek bir çekirdek ikinci başına kodlayabilir, modern SSD'lerin gerektirdiği on gigabits'in altında. GPU güçlendirilebilir ve geç bir depolama cihazı içinde pratik değildir.

ASIC ECC, yüksek hacimli ürünler için en yüksek performans ve en güç verimli çözümdür.Bir kez kaset-out yapılırsa, kod daha sonra sabitlenir.If a stronger algorithm is needed later (e.g., to support a new flash generation), a new silikon revizyon gereklidir, bu da aylar ve maliyetler milyonlarca.

FPGA ECC bir dengeyi vuruyor. ASIC'ye yakın donanım performansı sunuyor (özellikle LDPC ve kutup decodes için) yazılımların kullanılabilirliği ile programlanabilir. per-unit maliyeti bir ASIC'den daha yüksek, ancak düşük maliyetli hacimler için düşük maliyetlidir, çünkü aşınmaz hız sistemleri için tüm maliyete ihtiyaç yoktur ve birçok alan güncellemeleri artık ECC planlarından dinamik olarak geçiş yapabilir.

Gerçek Dünya Uygulamaları

FPGA'lar ve hata düzeltmesi arasındaki sinerji, verilerin bütünlüğünin kritik olduğu çeşitli endüstrilerde zaten kullanılıyor.

[FONT:0)Enterprise ve Hyperscale SSDs:[Dönetici: [Dönetici:0) Lider SSD satıcılar yeni ECC mimarileri ASICs'e taahhüt etmeden önce FPGA-equences: Microsoft ve AWS gibi Hiper ölçekli operatörlerin kullanmasına izin vermeden önce, bu yedek kodlar için uygulama kodlarını kullanarak uygulama kodlarına dayalı bir FPGA-equences yazılımının kullanımı için kullanılan bir FPGA-equences yazılımının kullanılması.

[FONT:0) Yüksek Boyut Hard Disk Drives: Modern HDDs, okuma kanalında kullanılan doğrulanmış manyetik kayıt ve ısıya dayalı manyetik kayıt (HAMR), başlangıçta FPGA prototiplerinde kanıtlanmış olan uyarlanabilir sinyal işleme gerektirir. Örneğin, FPGA'nın sürücülerini kullanarak, FPGA tabanlı kod kanallarını kullanarak, yeni kayıt için artan hata oranlarının üstesinden gelmek için kullanılır.

[FONT:0]Aerospace ve Savunma:[Döntilmiş Uzay Araştırmaları, Dünya'dan beklenmedik radyasyon etkinliklerine adapte edilebilir olan üç katlı depolamayı kullanarak yeniden yapılandırılabilir.

[FONT:0) Orta ve IoT:[DÜDÜDÜDÜSÜŞÜNÜSÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜŞÜNÜ: 0) Katı ortamlardaki betonlanmış sistemler – petrol rigleri, otonom araçlar – vitreuslu depolama modülleri – vibrasyon direncini güçlü ECC ile birleştiren temelleri kullanın.[DÜT:3)

Overcoming Implementation Challenges

FPGA ECC açık faydalar sunarken, mühendisler güvenilir, maliyet-malzeme tasarımlarını elde etmek için birkaç engel ele almalıdır.

[[Dönetici: [Dönetici: [Dönetici:0) Tasarım Kompleksi:[Dönetici:0) Tasarım Kompleksi:[Dönetici:[Dönetici:0)) Etkili bir LDPC decoderi oluşturmak için kodlama teorisi ve dijital tasarımda uzmanlık gerektiren bir çözüm.

[FONT:0]Cost Constraints:[Dönetici: [Dönetici:0] Yüksek performanslı FPGA'lar birim başına yüzlerce dolar mal olabilir, Xilinx Artix veya Intel Cyclone gibi uygun olmayan ailelere uygun bir mantık sunar, ancak düşük güçlü ECC için, ve orta ölçekli FPGA'nın ortaya çıkışı için yeterince kısıtlıdır.

[FONT=0]Power and Thermal Management:[DV) [DVNT=DDDDDDDV) ve algoritmak optimizasyonlar, bu tür bir iki aşamalı yaklaşımla tam olarak sona erebilir: basit bir BCH decoder, bu satırları boş zaman, dinamik gerilim ve frekans ölçeklendirme (DVV) ve algoritmalar, ortalama durumdaki gücü kurtarırken daha güçlü bir şekilde çalışır.

[FONT:0) Mevcut Ecosystem ile ilgili olarak: Bir depolama kontrol cihazı ile FPGA'yı bir depolama kontrol cihazı ile birlikte standartlara, NVMe ve INFI gibi. Satıcı-provided referans tasarımları ve IP katalogları entegrasyonunu kullanarak. Örneğin, Xilinx bir bağlantı modülleri sunar.

[FONT:0)Tooling ve Debugging:[Dönetici: [Döneticiler için uzun sentezler (büyük tasarımlar için saatler) yavaş iterasyon. Bir simülasyon-birleştirilmiş donanım-in-loop ile birlikte, küçük değişiklikler için zaman ayırın. Entegre mantık analizörleri (e.g., Xilinx ILA, Intel Tap) gerçek zamanlı olarak, iç sinyalleri yeniden başlatmadan izin verir.

Ahead: FPGA ECC'de yenilikler

FPGA tabanlı hata düzeltmesi, depolama donanımından daha fazla esneklik ve performans talep eden gelişmekte olan teknolojiler tarafından şekillendirilir.

[FONT:0)Makine Öğrenme-Öğretim Dekoding: Neural ağlar, yaşam boyu NAND çiplerinin belirli hata modellerini öğrenebileceğini gösteriyor. Bu, büyük hata konumlarını tahmin eden hafif bir uyarı motoruna ev sahipliği yapıyor, en çok ihtiyaç duyduklarını düzeltmeye yardımcı oluyor.

[FONT=0]Post-Quantum Güvenlik ve ECC: Kuantum Hesaplama mevcut kriptografi tehdit ediyor, ancak depolama güvenliğini de etkiliyor. Future depolama cihazları, FPGA'lar için lattice tabanlı kodları entegre eden hataları desteklemeli. FPGAs net bir yükseltme yolu sunar: aynı donanım, dağıtımdan uzun süre sonra tekrar programlanabilir.

DRAM ve NAND kontrolleri, Universal Chiplet Interconnect Express (UCIe) kullanarak tek bir substrat üzerinde entegre edilebilir.Bu, ASIC kontrolörleri ile ASIC'lerin yüksek hacimli verimliliğini birleştirir, yeniden programlanabilir bir şekilde FPGA karotlarını Intel ve TSMC gibi şirketler, bu tür çözümler geliştirmektedir.

[FONT:0) Açık Kaynak ECC IP Ekosistemi: Açık kaynak donanım hareketi, LDPC için yüksek kaliteli, yapılandırılabilir ECC çekirdeği, kutup ve merdiven kodları için olgunlaşır.]DFLT:2.ECCTool araştırma projesi) pahalı lisans olmadan yenilik yapmak için yenilenen açık kaynak verilog uygulamaları bir paketi sunar.

Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç Sonuç

Sistem depolama cihazlarında FPGA tabanlı hata düzeltmesi sadece teknik bir eğilim değil - depolama yoğunlukta sürekli artış ve hata oranları gibi hassas bir şekilde ilerleme sağlarken, makine öğrenimine ve sonrası güvenlikle ilgili yenilikleri dene olanak sağlar.