Modern Ticarette FPGA Avantajı

Rekabetçi yüksek frekanslı ticaret (HFT), tek bir mikrosaniye önemli kâr ve kayıp arasındaki farkı belirleyebiliyor. Ticaret şirketleri, mantık kapıları ve bağlantılarının özel dijital devreler için uygun olduğu konusunda, düşük ticaret sistemlerinin üst düzeye çıkmasını gerektiren bir sistem olarak ortaya çıkabilir.

Bir alan programlanabilir kapı dizisi, sipariş kitaplarını, matematiksel modelleri değerlendirerek ve sipariş mesajları oluşturmak için yapılandırılabilir bir işlemdir. Bir ticaret ortamında, bu kritik fonksiyonların birden çok aşaması anlamına gelir - işletim sistemi tarafından tanıtılabilir, sipariş defterleri değerlendirmek, matematiksel modeller ve sipariş mesajları oluşturmak - aynı anda çalıştırılan donanım hatlarına haritada haritalanabilir.

Yazılımda, modern bir sunucu CPU'da dikkatli bir şekilde ayarlanmış bir olay odaklı uygulama bile doğal bir serileştirme ile karşı karşıyadır.Her bir temel, bir seferde bir tek konuyla ilgilidir ve çapraz iletişim, işlemdeki içerik ve senkronizasyon gecikmeleri ile karşılanır. FPGA bu sınırlamaları paralel olarak, her saat bağımsız olarak çalışır ve kesin olarak tellere güvenmek için çok önemlidir. Latencieslar genellikle tek boyutlu nanosaniyeler işlem sırasında kontrol edilebilir.

Low-Latency FPGA Systems için Temel Tasarım İlkeleri

Kablo hızda çalışan bir FPGA ticaret platformu inşa etmek, tasarımın her katmanına dikkat gerektirir. Aşağıdaki ilkeler düşük seviyeli mimarinin temelini oluşturur ve son dağıtım yoluyla ilk spesifikasyondan uygulanmalıdır.

Veri Yolu Uzunlukları

Baskılı devre kurulunda uzun fiziksel izler (PCB) ve FPGA kumaşı içinde yanlış kullanımlar ortaya çıkabilir. Mühendisler, I/O pins fiziksel olarak yüksek hızda transceivers ve dikkatli zemin planlayınız.In-çip, tasarımcılar, kaynakları işe alan ve gereksiz birden fazla kabloyu kullanarak, onlarca resimli saniye ekleyebilirler; binlerce işlemden fazla işlemden fazla, bu birikimin anlamlı hale gelmesi ve FPGA'nin gecikmeleri de en aza indirmek için en aza indirir.

AMD ve Intel gibi satıcılardan gelen planlama araçları, tasarımcıların ölmenin belirli bölgelerine kritik yolları kısıtlamalarına izin verir. İlgili mantıkla - paket ⁇ ve sipariş kitabı güncelleştirmesi gibi - önceden belirlenmiş, istenmeyen güç tüketimini tanıtmak için hiçbir özgürlükten vazgeçin.Bu fiziksel yakınlıkta daha kısa sürede FPGA-20 kumaşın en agresif tasarımları, her kayıt ve LUT'un yerleştirilmesini sağlayan 10 katlı bir teknik kullanabilir.

Yüksek Hızlı Seri Transceivers'i Çıkarın

Modern FPGAs, ağın fiziksel katmanıyla doğrudan, paketin geri kalanının alınmasına izin veriyor, tasarımcıların ilk birkaçı geldiğinde bir paket işlemeye başlayabilirler.Bu, kesme işlemine doğrudan bir teknik sağlar.Bu, FPGA'nın geri kalanının hala aldığı sırada, yüzlerce nanosaniyeyi uygulama yoluyla işlemeye başlayabilir.

NASDAQ TotalView-ITCH veya CME MDP 3.0 gibi protokollerin tamamı, işlem yapmadan önce tüm paketi beklemeli ve aynı zamanda, sinyal bütünlüğünü korumak için gerekli olan, bu elektronik posta kaynakları ile tasarlandığında, referans saat jitterine dikkat etmelidirler.

Hız ve Determinism için Mantık Tasarımı

Donanımda bir algoritmanın hızının belirlenmesinde ifade edilir. Ticaret mantığı genellikle karşılaştırmalar, arithmetic operasyonları ve masa aramaları. genel amaçlı ALU yerine, FPGA tasarımcıları anlık sert kodlanmış komplikeli ve boru hatları için, örneğin, fiyat zaman öncelik bir kitap, tek bir saat döngüsünde kullanılan dinamik bir bellekle uygulanabilir.

Hedef, her kapının doğrudan hesaplamaya katkıda bulunduğu bir veri empatidir. Bu genellikle yazılım mühendisleri için zihniyete geçiş gerektirir, ancak donanımda, her ticaret sembolü, kendi özel mantığını alabilir, tasarımcılarda çoğaltılabilir, ancak en düşük gecikmeli kaynakları sunar, çünkü daha az aktif olan kişiler için daha az sayıdaki sembollerin geri alınmasına yardımcı olur.

Deep Pipelining ve Saat Frekans Optimizasyonu

Pipelining, kayıtlarla ayrılan çok sayıda aşamaya kadar büyük bir kombinatörel mantık bulutunu kırıyor.Bu, bir operasyon tamamlamak için gerekli olan saat döngüleri sayısını artırsa da, işlem başına 10 ns'ın teorik olarak en yüksek gecikme süresine sahip olur.For trade decisions must be able to run at 400 MHz or more, so the total end-to-endcy stay the number of five- stage pipeline at 500 MHz has a teorik latency of 10 ns per operation, which is to reach the device to run at 100 ns.

Ancak, daha derin boru hatları, yanlış sonuçlar veya boşanma döngülerinden kaçınmak için veri bağımlılarının dikkatli bir yönetim gerektirir. Bir sonraki pazar verileri güncellemesinin bir önceki sipariş defteri değişikliğine bağlı olduğu zaman, boru hattının veya tezgah devrelerinin geri alınması gibi basitleştirilmesi gerekir - aşırılık eklemeden önce, en verimli tasarımları "en kısa sürede" olarak adlandırılan bir tekniği kullanarak doğru tutmadan korumak için dahil olmak üzere.

Saat Domain Crossing ve senkronizasyon

Bir ticaret FPGA genellikle birden bağımsız saatlerle arayüzler: gelen verilerden alınan ağ alıcı saati, bir çekirdek işleme saati ve zamanları için referans saati.Bu saat domainler arasında metastabilite hataları olmadan hareket etmek, genellikle iki saat FIFO veya şanzıman mantığı gibi, bir süre sonra gelen verilerden kurtarılır.Birkaç hata bile felaket siparişi yanlış bir şekilde ölçümler kullanabilir ve hata düzeltme işlemlerini garanti etmek için en kötü koşulları sağlar. Ultra-precise zaman tutma süresi genellikle, kayıt tutma süresine kadar kaydedilen bir küresel zaman ile elde edilir.

Zamanlı mantık kendisi saat jitter ücretsiz olmalı ve referans zamanında kaynak ile uyum sağlamalı, genellikle bir PTP veya GPS-disciplined oscillator. For multi-FPGA systems, all devices must share a common time reference to ensure that order books stay consistent across the application. Bu genellikle ağ arayüzünde donanım kez tam olarak elde edilebilir, her bir işlemenin varış süresi herhangi bir işlem başlamadan önce belirli bir kayıtta kaydedilir.

Düşük-Latency Trading FPGA

Tipik bir FPGA tabanlı ticaret platformu birkaç birbirine bağlı modüller içeriyor, her biri belirli bir görev için optimize edildi. Bu boru hattının herhangi bir sistem tasarladığı veya bu tür bir sistemi değerlendirmesi önemlidir. Aşağıdaki alt bölümler, büyük blokları tanımlar, fiziksel arayüzden nesile.

Network Interface ve Packet Decoding

Veri yolu fiziksel ağ portunda başlar. Özel bir düşük çözünürlük Ethernet MAC, çiğ bitme ve, kesme modunda, bir paketin başlangıcını tanımlar. Ethernet başlığı olarak, MAC şeritleri veya CME MDP 3.0 ile ödeme yüklerini ilerletir. çünkü FPGA'lar paralel olarak, IP/UDP'nin sınırlarına doğru adım atabilir ve ardından değişime özel bir protokol oluşturabilir.

Parsed alanları – kimlik, fiyat ve yan sipariş gibi – belirli bir otobüsle sipariş kitabı modülüne, genellikle geçncy azaltmak için minimum tamponlama ile yapılır.Bu nedenle performans etkileyen bir tasarım seçimi, yeni strateji gereksinimleri veya protokolleri almak için gerekli alanları yeniden yapılandırmak. Bu özellikle de yeni bir ileti türlerini ve yeni mesajları veya mevcut olmayan stratejileri değiştirmek için kısıtlamalara olanak sağlar.

Sipariş Kitabı Bakım

Paragraf sonrası, her pazar veri mesajı, sipariş defterinin iç gösterimini güncellemeli.En aktif olarak ticaret yapan birçok stratejiye izin veren bir telefonda, tüm sipariş işlemleri küçük, deterministik mantık işlevlerine göre haritalanır.Kitap, yalnızca birkaç derinlik seviyesi ile kullanılabilir.

Bazı tasarımları aynı FPGA'yı paylaştığında, her stratejinin yalnızca enstrümanına ilişkin güncellemeler aldığını, kitabın çeşitli enstrümanlara ilişkin yüzlerce tedarikçiyi daha da azaltmasını sağlamak için, her bir sembolün aynı FPGA'yı paylaşması ve tüm sembollerin yayınlanmasını sağlamak için özellikle kullanışlıdır.

Ticaret Algoritma ve Karar Motoru

Bir üst düzey bir sipariş kitabı ile, karar motoru, ticaret mantığını değerlendiriyor. Bu, belirli bir istatistik modeli olarak eşleme veya karmaşık olabilir. Sert kodlanmış arithmetic boru hatları, hesaplamalar, veya bir seçeneği doğrudan donanıma taşıyabilir. Anahtar, algoritma aracılığıyla her türlü yol öngörülebilir bir gecikmeye göre haritalanabilir, herhangi bir veriye bağlı gecikmeden kaçınılabilir. 400 MHz'de çalışan bir karar motorun, 75 ns'de karmaşık bir boru hattını karşılaştırabilir.

Algoritma ayrıca risk kontrollerini de içerebilir - pozisyon limitleri veya kredi kontrolleri gibi - paralel olarak işlem mantığıyla uyumlu olarak çalışan paralel bir mantık olarak ortaya çıkabilir.Eğer bir risk ihlali tespit edilirse, sipariş herhangi bir yazılım müdahalesi olmadan donanımda bloke edilir.Bu donanım düzeyinde risk kontrolü, kritik bir şekilde kontrol edilir ve paralel olarak, paralel olarak, ağdaki gecikme modları da içeren bir kontrol oluşturabilir.

Sipariş Nesil ve Transim

Ticarete karar verildiğinde, FPGA, hedef değişimin belirli bir protokolünde bir sipariş mesajı inşa eder. Tipik olarak bu, TCP veya UDP üzerinde FIX tabanlı veya ikili protokolüdür. Çünkü TCP bağlantı odaklı ve dizi numaraları ve acknowledgments, birçok FPGA, bir TCP yığınının donanıma yüklenmesi, yazılımdaki önceden kurulmuş bir kararın kullanılması ve sonra devlet makinesinin FPGA'ye elvestig iletilmesini sağlar.

İyi bir FPGA, boru hattındaki her modül sıkı bir şekilde entegre edildiğinde ve gereksiz yere geri yükleme işlemi sırasında, özellikle de nanosaniye zaman ölçeklerinde zorlanan bir paketle yeniden yükleme işlemine izin vermek için piyasa verileriyle yeniden giriş yapmanız gerekir.Bu hız, boru hattındaki her modülün sıkı bir şekilde entegre edilmesi ve ücretsiz olarak entegre edilmesi gerekir.Bu paketler için geri yükleme işlemişler için özellikle zorlanır ve bu gecikmeler için çok daha fazla gecikmeli hale getirilebilir.

Overcoming Common Design Challenges

FPGA'ların performans vaatleri zorlayıcı olsa da, üretime hazır bir ticaret sistemine giden yol, hem donanım hem de yazılım uzmanlığını talep eden zorluklarla doludur. Aşağıdakiler, tasarımcıların önemli bir çabaya yatırım yapması gereken en kritik bölgelerdir.

Signal Integrity ve PCB Layoutoutout

Multi-gigabit veri oranlarında, PCB'deki küçük bir uyumsuzluğu bile biraz hataya neden olabilir. Tasarımcılar, dielektrik özelliklerini dikkatli bir şekilde takip etmeli ve Ansys HFSS veya Cadence Sigrity gibi araçları kullanarak simülasyonlar genellikle yüksek performanslı FPGA'ler sistemdeki yüksek hızlı bir şekilde tasarlanabilir ve gecikme süresini kontrol etmek için gerekli olan verileri kullanarak sistemden bağımsız olarak gerekli olan verileri kolayca kontrol etmelidir.

Saat dağıtım ağları, tutarlı zamanlamayı korumak için en az skew ve jitter ile tasarlanmıştır. Tüm mantık örneklerini güvenilir bir şekilde dağıtmak için saat boyunca.For multi-FPGA sistemleri, her cihaz jitteri elektrik haçı ve güç tedarik etmek için paylaşılan bir referans saati ile çalışır.Spazlamalar ve maçlanmış iz uzunlukları, yüksek analog sinyallere dikkat etmek için saat boyunca dikkat etmek için tasarlanmıştır.

Güç tüketimi ve ısı Yönetimi

Yüksek hızda çalışan birçok mantık elementiyle çalışan birçok hatayla çalışan FPGA'lar önemli bir güçten vazgeçebilir. Bir kolokasyon veri merkezinde, raf alanı sınırlı ve soğutma pahalıdır. Güç optimizasyonu teknikleri, saat gating, toggling aktivitelerini azaltır ve düşük güç hız derecelerini seçebilir. ancak aşırı güç katlarını artırabilir ve jittering. tasarım, sık sık sık aktif ısı batabilir ısınırıklığı veya sıvı soğutma kullanır.

Gerçek zamanlı olarak güç tüketimi ve sıcaklık, sistemin hızlı bir şekilde sabitlenmesine izin verir, donanım hasarını engeller. 7/24 çalışmalı ticaret sistemleri için, termal güvenilirlik kritik bir öneme sahiptir. FPGA'nın güç tedarik tasarımı da sağlam olmalıdır, düşük performanslı gerilim düzenleyicileri ile, normal işlem sırasında on bir amperyazarlık regülatörü oluşturabilir ve düzenleyicilerin frekansının geçiş ve veri sinyalleri ile müdahaleden kaçınmak gerekir.

Kompleksi ve Geliştirme Zamanı

FPGA gelişimi geleneksel olarak Datalog ve VHDL gibi donanım tanımlama dillerini kullanır, bu da yazılımdan farklı bir zihniyet gerektirir. Zaman pazarlama, yüksek seviyeli sentez (HLS) araçları C/C++ kodunın, ağ ve sipariş defteri bloklarına daha olgun hale getirilmesine izin verir.

FPGA satıcılar ve ortaklardan gelen IP çekirdeği riskin daha da azaltılabilir, ancak kayıt veya okuma performansı sayacının güncelleştirilmesinde gecikmeden kaçınmaları için asla optimize edilemez. Bazı firmalar özel yazılım geliştirme kitleri (SDKs) bu soyutlamalar, basit bir API'nin arkasındaki FPGA detayları ile etkileşime girmeleri için optimize edilmelidir.

Doğrulama ve Back-Testing

Bir ticarette tek bir mantık FPGA, FPGA'yı yanlış siparişler ve büyük finansal kayıplara yol açabilir. Doğrulama, bir yönetmenin siparişlerini UVM ile kısıtlayıcı ve resmi mülkiyet kontrolü tüm istihdam edilir. Canlı ticaret sırasında yakalanan gerçek pazar verileri, nanosaniye-loop testinde FPGA'yı tekrar oynatılırken, çıktı siparişlerinin altın bir referans modeliyle eşleştirilmesi gerekir. Latency ölçümleri oscilloskop ve zaman-di-dijital dönüştürücüler ile alınır.

Sürekli entegrasyon ve test hatları önemlidir, çünkü ticaret algoritmasına veya piyasa verileri parsing mantığına küçük değişiklikler bile ince hataları tanıtabilir. Birçok firma, gerçek latencies ve paket kaybı kalıpları dahil olmak üzere, aynaların üretim ağ koşullarını doğrulaması için özel bir test ortamı sağlar. Bu ortam, FPGA tasarımının bilinen tüm pazar senaryolarına karşı test edilmesine izin verir, çünkü bu tür bir güvenlik yöntemlerinin "tarafsız" olarak kullanılması, bu tür bir fiyat için asla doğru bir şekilde gönderilmesi gerekir.

Gerçek Dünya Performansı Metrikleri

Etkisi takdir etmek için, tipik bir senaryo düşünün: NASDAQ TotalView-ITCH feed. Ampd Linux sunucusunda çalışan bir yazılım tabanlı ⁇ 1-2 mikrosaniye paketten diğerine 30 sipariş kitap güncellemek için aynı görevi 100 ns altında gerçekleştirebilir, genellikle ağ MAC, UDP/IP parsing ve kitap bakımı dahil olmak üzere 50 ns'e daha yakın olabilir.Bu, 30 ns'u bir işlemle bir karar motoru ile bir araya geldiğinde, toplam telin 20 ns'i ile aynı görevi yerine getirebilir.

FPGA mantığının determinist doğası, her pazara en kötü şekilde cevap veren bir stratejidir, 500 ns işletim sistemi müdahalesi veya çöp toplaması nedeniyle yazılım yığınları rahatsız eden istatistikçilerden farklı olarak, ortalama hızdan daha değerlidir. Tüm piyasalara yanıt veren bir strateji, potansiyel kârlılığa izin veren geniş güvenlik marjları ile tasarlanmıştır.

Örnek: Top-of-Book Market Making

Bir piyasa oluşturma stratejisi olarak, ilk kitabı tek bir enstrüman için izler ve 200 ns'in en iyi teklifinde bir alıntı yapabilir veya sabit bir zaman penceresi içinde isteyin. Yazılımda, son-to-endncy, yük ile işletmek için 1 ila 10 mikrosaniyeye değişebilir.

Uygulamada, piyasa yapımcısı, alıntı teklifini her zaman karşılayabilecektir, örneğin, FPGA'nın en iyi şekilde kullanılmasını sağlayan 150 ns, son zamanlarda her zaman FPGA'nın tekrar test etmesinden sonra, piyasa yapıcının diğer geçilebilirliğe karşı etkin bir şekilde rekabet etmesine izin verir.

Ticareti FPGA Ekosistemine Dahil Etmek

FPGA peyzajı daha güçlü ve esnek ticaret platformlarına söz veren birkaç trend tarafından yeniden şekillendiriliyor. Bu gelişmeler daha erişilebilir hale geliyor ve daha önce pratik olmayan stratejilerin yeni sınıflarına izin veriyor.

AI ve Machine Learning ile entegrasyon

Mikrobiyal ağ modellerinin ortaya çıkması, hem kitap hem de kanallı mimariye sahip olmak, AMD'nin Vitis AI veya Intel'in OpenVINO FPGA gibi araçların kullanımını basitleştirmek için daha fazla hareket eder. FPGA, yazılımların doğrudan donanıma dağıtmasını sağlar.

Örneğin, bir sonraki ticaret yönünü tahmin eden derin bir sinir ağı, FPGA mantığına eklenerek, CPU tabanlı bir inference motorundan daha düşük gecikmeli bir şekilde sunmak için sayısal bir ağ olabilir. Zorluklar piyasa koşullarını yerine getirmek için FPGA modeli tutar; bazı sistemler kısmi yeniden yapılandırılır ve modelleri aşağı zaman içinde değiştirmek için destek sağlar. Başka bir yaklaşım daha basit, farklı piyasa rejimleri genelinde iyi hale getirmek için daha dayanıklı bir modeldir.

Akıllı Biyolojiler ve Boşluk Platformlar

Yeni bir cihaz sınıfı, bazen Akıllı Biyoloji veya veri işleme birimleri (DPU) olarak adlandırılır, ağ arabirimleri ve Arm CPU çekirdeği ile ağ arabirimleri ile yüksek performanslı bir FPGA serisine entegre edilir. Bu, FPGA'nın ultra-düşük-latency data yolunu yönetmesine izin verir, çünkü gömülü CPU'lar kontrol eder ve kurulum ve risk kontrolleri gibi. Xilinx Alveo SN1000 ve Intel Innova serisi örneklerdir.

Bu SmartNIC'ler genellikle donanıma dayalı sanal geçiş ve güvenlik sağlar, genel sistem karmaşıklığını azaltır. Ticaret şirketleri için, anahtar avantaj, özel bir sıfır oluşturmadan FPGA ivmesini dağıtma yeteneğidir. AkıllıNIC satıcısı, donanım platformunu sağlar ve ticaret firması sadece özel stratejileri uygulayan FPGA mantığına odaklanır.Bu, her iki gelişim süresini ve riskini azaltır ve daha küçük firmalara özel donanım inşa etmek için kaynakları sahip daha büyük oyuncularla rekabet edebilme yeteneği verir. AkıllıNIC ekosistemi olgunlaşırken, standart ticaret protokolleri için artan desteği görüyoruz ve daha fazla gelişmeyi hızlandırıyoruz.

Multi-FPGA Fabrics ve Disaggregation

Stratejiler daha karmaşık hale geldiğinde, tek bir FPGA, Aurora veya PCIe Gen5 gibi tüm gerekli simge kitap ve algoritmaları işlemek için yeterli olmayabilir. Multi-FPGA sistemleri, düşük çözünürlükli seri bağlantıları veya hatta optik arka uçaklarla bağlantılı, tüm pazarın paralel olarak, tam bir senkronize edilen FPGA setinde iş yükü iş yükü iş yükü iş yükü iş yükü işlenir.

PTP (Precision Time Protokolü) gibi, sipariş kitaplarının bu sayıdaki tüm FPGA'lar için tutarlı olmasını sağlar.Her bir numara, bu sayının akıtılması için genellikle küresel bir diziyi atamak için yapılır.

Kablosuz ve 5G Trading Frontiers

Kablosuz bağlantı, özellikle milimetre- dalga ve 5G bağlantıları, yüksek frekanslı radyo sinyalleri ile kablo geçminin kapatılması ve hızlı modlama / kesintiler, mikrodalga-transmed piyasa verilerini işleme ve gerçek zamanlı olarak yanıt verme, bazen aynı bilgi aynı zamanda, yağmur veya multipath müdahaleye ulaşmadan önce - daha fazla donanıma sahip olmak için telafi etmek ve daha fazla donanıma sahip olmak için uygun hale getirmek için para kazandırılabilir.

Bazı firmalar, mevcut en iyi şekilde trafiği takip eden hibrit optik kablolarla deneyiyorlar.Bu yaklaşım, açık hava koşullarında kablosuz olarak kablosuz kullanım hızıyla, gerçek zamanlı yol seçimi ve hata düzeltmesi ile FPGA'nın sürekli olarak bağlantı kalitesini ve geçliğini takip ediyor, sorunsuz bir şekilde trafiği en iyi şekilde devre dışıyor.Bu yaklaşım, yüksek hızlı bir şekilde kablosuz işlem mantığının güvenilirliğini sağlar.

Yarının Pazarları için Tasarım

Finansal piyasalarda sürekli hız arayışı, bir kesintiye uğramanın belirtisi değildir. Değişimler her zaman zengin veri akışları ve ticaret algoritmaları daha sofistike hale gelir, FPGA'ların rolü sadece genişleyecek. Başarılı bir düşük değer tasarımı, mikrosaniyede uygulanan platformları inşa edecek; sürekli bir ölçüm kültürü gerektirir, bu da her iki donanım ve piyasa mikroyapısını tanımlayan mühendisler için, kanalla ilgili olarak, kanalla paralellik ve ticaret protokolüne geçebilecektir.

Üretime yönelik konsept yolculuğu talep ediyor, ancak ödüller önemli. FPGA teknolojisine yatırım yapan firmalar yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş, donanım tasarımının temel ilkeleri - kablolama, boru hattı agresif, beklenmedik ve değerli AsFPGA ekosistemi - sürekli olarak gelişmeye devam ediyor.Bu ilkeler, daha güçlü cihazlarla, giriş engelleri yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş yavaş

Bu yolda girmeye hazır olanlar için, FPGA satıcılardan mevcut kaynaklar ve daha geniş finansal teknoloji topluluğu her zamankinden daha geniştir.En iyi tasarımlar, diğerlerinin başarılarından ve başarısızlıklarından yararlananlar, kanıtlanmış teknikleri yeni zorluklara adapte edin ve sürekli olarak yüksek frekanslı ticaretin dünyasında, hız sınırlarının sürekli olarak itildiği araçlardır ve FPGA'lar, mühendislerin onları daha da ileri itmesine izin veren araçlardır.

Son FPGA cihazı yetenekleri için, gerçek dünya HFT için resmi sayfaları keşfedin:0)AMD Alveo FPGA hızlandırıcıları ) ve [[BİLMİŞAÇAYORD:2)Intel FPGA çözümleri[DQ TotalView belgeleri[DQT:3) için, gerçek dünya HFT gecikmeli bir analiz için, 7'nin üzerindeki ücretsiz dijital tasarım tasarımlarında kullanılan "Shaving Nanosaniyeler" (İngilizce).